時序分析中的傳播延遲：定義、作用與範例

最初發布於 Mar 30, 2026, 更新於 Mar 30, 2026

1 分鐘

時間是最重要的資產！我們非常清楚這一點。但在數位電子領域，時間就是一切。你是否曾想過，數位電路是如何知道時間的？靠的不是別的，正是由振盪器產生的時脈頻率。通常我們偏好使用晶體，因為它們精準，但有時弛張振盪器也能勝任。時間流逝、時間花費，所有這些資料在數位區塊中都依賴於時脈速度。因此，影響時序行為的最基本參數之一就是傳播延遲。本文將探討什麼是傳播延遲、它為何重要，以及它如何融入時序分析，特別是在同步數位設計中。

什麼是時序分析？

時序分析是驗證數位電路中的訊號是否在所需時間限制內到達其預定目的地的過程。在同步系統中，所有邏輯轉換必須與時脈訊號正確對齊，避免建立與保持違規等問題。時序分析可分為兩種類型：

靜態時序分析（STA）：無需模擬向量即可分析所有可能路徑。
動態時序分析：使用輸入向量進行模擬，檢查即時轉換。

由於速度與覆蓋率優勢，STA 在 ASIC 與 FPGA 設計中更為常用。設計會先燒錄至 FPGA，在其中完成所有功能與時序驗證後，再進入晶片製程。

理解傳播延遲：

傳播延遲（Tpd）是指訊號從邏輯閘或電路區塊的輸入端發生變化後，到達輸出端所需的時間。簡單來說，就是給定輸入後，輸出反映出變化所需的時間。通常測量方式為：從輸入轉換的 50% 電壓點到輸出轉換的 50% 電壓點。

傳播延遲的成因：

閘極電容：寄生電容的充電與放電。
負載電容：影響節點電壓變化的速度。
互連電阻：減慢訊號速度。
本質延遲：閘極或電晶體層級的延遲。

傳播延遲通常指定為：

1) TpLH：從輸入到輸出的低至高轉換延遲。

2) TpHL：從輸入到輸出的高至低轉換延遲。

在時序分析工具與資料表中，通常使用最壞情況延遲以確保穩健性。

傳播延遲相關參數：

這些參數在時序分析中相互作用，決定訊號路徑是否符合時序要求或違反限制。

傳播延遲如何影響時序路徑：

讓我們以一個邏輯閘連接到正反器為簡單範例。同步電路中的每條時序路徑都包含以下序列：

邏輯閘（組合延遲）→ 正反器

傳播延遲會影響中間邏輯閘的資料到達目的正反器的時間。滿足時序要求的基本現象是：資料應在時脈到來之前穩定，並在時脈到來前一段時間內保持不變，以便時脈（邊緣）能成功擷取資料。然而，若資料：

太晚到達 → 建立時間違規
太早到達 → 保持時間違規

因此，最大時脈頻率由以下公式決定：

Fmax = 1 / (Tpd + Tsetup + Tclk-q + skew + margin)

其中 t_clk-q 為發射正反器的時脈至輸出延遲。

傳播延遲最佳化

為了在合成或佈線過程中達成時序收斂，工程師會最佳化：

1. 閘極尺寸調整：較大的閘極可驅動更高電容，但切換更快。

2. 緩衝器插入：減少長走線的 RC 延遲。

3. 邏輯重構：減少邏輯層級。

4. 路徑分割：並行化路徑以減少個別延遲。

5. 電壓調整：提高電壓以減少延遲（需權衡功耗）。

FPGA 與 ASIC 設計中的傳播延遲：

在 FPGA 中，延遲主要受走線與 LUT 組態影響。Vivado 或 Quartus 等工具會在佈線後分析實際走線延遲。而在 ASIC 中，延遲較可預測；標準單元庫中的單元已具備特徵化時序。無論哪種情況，使用 corner 分析（如最差情況、最佳情況）進行準確的延遲建模都至關重要。

結論：

傳播延遲是理解與管理數位電路效能的核心參數。它直接影響時序路徑、建立/保持時間，最終決定設計可支援的最大時脈頻率。掌握傳播延遲的建模與最佳化方法，工程師就能確保數位系統的可靠運作。