使用眼圖進行訊號完整性與抖動分析
1 分鐘
- 什麼是訊號完整性?
- 認識抖動:
- 眼圖分析:
- 眼圖工具與量測設置
- 在高速介面的重要性
訊號在導線上的傳輸方式會因發射端與接收端而異,此時就需要錯誤識別與修正方法。然而,我們如何判斷訊號是否發生變化?不言而喻,必須在 TX-RX 兩端同時使用設備逐位元追蹤並檢視資料。為什麼訊號會偏移?能否阻止根本原因?某種程度上可行,但對於無線通道的雜訊,我們幾乎無能為力。由於 EMI 與環境因素,通道(介質)往往會改變訊號。不過,眼圖(Eye Diagrams) 可作為工具,以更直觀的方式繪製資料。眼圖能提供多種資訊,包括:
- 訊號位準雜訊
- 邊緣轉換雜訊(抖動)
- 工作週期失真
- 位元錯誤率
- 符號間干擾(ISI)
- 時脈-資料偏移
- 上升/下降時間不足
- 串擾
- 電源雜訊
這是一種評估符號間干擾、色散與通道雜訊對基頻脈衝傳輸系統效能影響的方法。眼圖中「眼睛」越開,表示訊號失真越小。本文探討抖動與訊號完整性的概念,以及如何利用眼圖進行量測與診斷。
什麼是訊號完整性?
訊號完整性(SI)指的是電氣訊號在 PCB 或通訊通道的走線、互連與元件中傳輸時的品質。理想情況下,數位訊號應在高與低邏輯位準之間銳利切換且無失真。然而,由於寄生電容、阻抗不匹配與反射,訊號可能失真,導致時序裕度縮小與資料損壞。
訊號完整性分析 可確保傳輸訊號在整個系統中維持其預期的形狀、振幅與時序。當系統運作頻率高於數百兆赫,或處理長互連與序列鏈路時,特別重要。
認識抖動:
抖動是指訊號時序邊緣偏離理想位置的現象。它會影響時脈與資料回復(CDR)電路的準確度,並在時間軸上表現為水平位移。抖動主要分為兩大類:
- 確定性抖動(DJ): 可重複且可預測的抖動,由電源雜訊、串擾或干擾引起。
- 隨機抖動(RJ): 不可預測的抖動,由熱雜訊等隨機現象引起。
過大的抖動會在時序裕度嚴格的系統中導致取樣錯誤,因此分析並最小化抖動對維持可靠資料傳輸至關重要。我們已在傳播延遲的時序分析 101 系列部落格中討論過。
眼圖分析:
眼圖描繪了訊號在不同電壓位準之間轉換的統計資訊,讓你量測接收端因串擾、符號間干擾以及驅動器 I/O 電源軌上的抖動等雜訊所產生的雜訊。通常以「眼圖開口」或遮罩作為讀取指標。訊號品質由「眼睛」開口大小表示:寬且開的眼睛代表失真小、時序佳;閉合或部分閉合的眼睛則表示存在抖動或雜訊等問題。其他重要考量包括:
眼高: 顯示訊號區分高低邏輯位準的效率,代表訊號雜訊比。
眼寬: 表示在特定時序間隔內準確取樣訊號的能力,反映時序裕度(時序抖動)。
眼開口: 代表訊號接收的可用裕度,描述眼形整體清晰度。眼睛越開,訊號品質越好。
眼睛的垂直高度代表訊號的電壓裕度:垂直開口小表示訊號雜訊比低,高聳的眼睛則表示位準明確。眼睛的寬度反映時序裕度:水平開口大表示有足夠時間準確取樣,小則可能導致時序錯誤。
觀察眼圖中央訊號交叉點,可發現潛在時序問題(如時脈偏移)。邊緣偏離理想位置即顯示抖動(時序變化)與雜訊,這些都會削弱訊號完整性。
眼圖工具與量測設置
要有效產生並分析眼圖,通常需要:
高頻寬數位示波器或位元錯誤率測試儀(BERT)以擷取多個時脈週期的高速波形;乾淨的時脈參考或碼型產生器,確保待測訊號不受抖動或相位雜訊影響;正確的探測技術,包括使用低電感探棒與短接地線。
更進階的眼圖分析可借助軟體工具,深入洞察訊號完整性。這些工具能進行抖動分解,區分隨機與確定性成分;眼圖工具通常包含眼圖遮罩測試,檢查訊號是否落在 USB、PCIe 或 Ethernet 等通訊標準定義的容許範圍內;位元錯誤率(BER)等高線圖則可視化眼圖開口內的錯誤機率,提供訊號品質與裕度的統計量測。
在高速介面的重要性
眼圖分析是 HDMI、USB、PCI Express 與 Ethernet 等介面的標準驗證步驟。這些協定定義了合規遮罩與可接受抖動水準,以確保互通性與效能。眼圖測試失敗可能指出嚴重設計缺陷,需重新走線。透過調整阻抗與增加終端,可改善 PCB 佈局並修正這些異常。
結論
眼圖在高速 PCB 設計中極具價值,能清晰呈現訊號品質與完整性。透過眼圖評估與最佳化設計,正如我們所見。正確使用眼圖有助於工程師在速度、可靠性與可製造性之間取得平衡,確保現代電子設備即使在最嚴苛的應用中也能如預期運作。無論你是想擴展知識的愛好者,還是經驗豐富的專業人士,學會解讀眼圖都是必備技能。
持續學習
如何降低高速 PCB 設計中的插入損耗
重點摘要 降低插入損耗,是確保高速 PCB 可靠運作的關鍵。選用損耗因數(Df)較低的低損耗材料、最佳化走線與疊構設計、減少導通孔轉換、採用表面較平滑的銅箔,並運用精密製造技術,可顯著降低介電損耗與導體損耗。這些方法有助於維持良好的訊號完整性、擴大眼圖開口,並在多 Gigabit 設計中支援更高的資料傳輸速率。 您是否曾設計一條理論上看似完美的高速 PCB 通道,實際量測時卻發現接收端訊號與發射端相差甚遠?這種令人困擾的訊號功率衰減稱為「插入損耗」。它是現今高速 PCB 設計中最重要的效能指標之一,若未納入考量,資料連線可能在不知不覺中失效。插入損耗表示訊號沿傳輸線從一點傳至另一點時的總功率損失,通常以 S 參數表示,單位為分貝(dB);正向傳輸使用 S21,反向傳輸則使用 S12。插入損耗最簡單的公式為: 插入損耗(dB)=10 log10(Pout/Pin) 其中 Pout 是傳送至負載的功率,Pin 是輸入傳輸線的功率。由於被動通道不會使功率增加,依此公式計算的傳輸值必定為負值。-3 dB 代表訊號功率已降低 50%。 插入損耗如何影響訊號品質與資料傳輸速率 插入損耗增加時,接收端的訊號振幅......
低損耗 PCB:適用於 5G、RF 與高速設計的 Rogers 和 PTFE
重點摘要 採用 Rogers RO4003C、RO4350B 與 PTFE 層壓板等先進材料的低損耗 PCB,可大幅降低多 GHz 頻率下的介電損耗,進而提供優異的訊號完整性。這類電路板非常適合 5G、毫米波、RF 與高速數位設計;與標準 FR4 相比,插入損耗明顯較低、阻抗更加穩定,散熱效能也更出色。選擇合適的低損耗層壓板,並與 JLCPCB 等經驗豐富的製造商合作,工程師便能從原型製作至大量生產,持續獲得可靠的高頻效能。 訊號每通過 PCB 的一個區段,都會損失少量能量。對大多數消費性電子產品而言,這些損耗並不顯著;但如果電路需要在多 GHz 頻率下運作、應用於雷達系統,或用來建置 5G 網路基礎設施,每英吋多出數 dB 的額外損耗,都可能決定設計成敗。低損耗 PCB 正是為此改變整體設計條件。近年來,市場對低損耗材料的需求大幅成長;面對超過 25 Gbps 的資料速率,以及進入毫米波頻段的 RF 應用,標準 FR4 已難以跟上發展速度。 這些損耗會使訊號振幅衰減、眼圖偏斜,並產生會降低接收器靈敏度的帶內雜訊底限。對長距離走線與高工作頻率而言,工程師需要能維持良好訊號保真度的材料。本指南將說明......
電磁屏蔽與板邊側輻射:高頻高速PCB包邊銅製程及可製造性落地實操
普通低速設備、常規工業電路板,板材四周只是簡單裁切出來的裸邊,露出FR-4環氧玻璃基材。但如今數位訊號上升沿縮短到皮秒等級、工作頻率進入毫米波頻段,或是軍工、車載產品要通過嚴苛EMC輻射測試時,這塊不起眼的裸露板邊,就會變成輻射電磁幹擾的縫隙天線,向外部持續洩漏電磁雜波。 想要把外洩的電磁能量約束在多層板內部,同時搭建低阻抗的整機共地平面,PCB側邊鍍銅(Edge Plating)工藝,現在已經是通訊基地台、雷達主機板、高階伺服器硬體裡必不可少的設計方案。把電路板垂直側邊做成連續導電銅壁,不只是單純的結構補強,更是把電磁場邊界理論落地到三維電路板上的實用手段。 一、板邊電磁原理:高階產品為什麼一定要做側邊金屬化 想搞懂PCB側邊鍍銅的必要性,先理清多層板內部電磁場分佈規律。高速多層電路板裡,電源層、地層組合形成平行板波導結構。高速訊號跨層走線、電源迴路出現高頻瞬時雜訊時,電磁波會在電源層和地層之間來回反射震盪。 結合電磁場邊界條件分析:電磁波傳導到電路板物理邊緣時,FR-4板材介電常數約4.4,外部空氣介電常數僅1,兩者阻抗差異龐大。大部分電磁波會反射回板內,但仍有一部分電磁場會順著板材側邊向外洩......
幾何公差下的製造邏輯:PCB厚度選型與高速阻抗控制
在訊號邊緣速率進入皮秒級、硬體結構不斷輕薄化的當下,硬體架構師不能再將板厚視為圖紙上固定的靜態數值,而必須將其當作帶有分佈參數的動態物理變數,納入整體訊號完整性設計考量。 一、板厚規格的產業演變與場景分化 1. 1.6mm標準厚度的產業慣性 印刷電路板產業發展初期,基材多採用酚醛樹脂紙質層壓板(電木板),這類材料最早廣泛用於工業設備的絕緣墊片與配電盤,當時市場供應最穩定的公稱厚度即為1/16英吋。後續環氧樹脂玻纖基材(FR-4)成為產業主流,下游的自動化傳送軌道、板邊連接器卡槽、波峰焊夾具乃至元件引腳長度,都已圍繞1.6mm厚度形成了成熟的產業鏈配套體系,這一規格也因此沿用至今。 2.多層板時代的厚度分化趨勢 隨著硬體架構從雙面板發展到8層、12層甚至24層以上的高階多層板,固守單一板厚規格已無法滿足設計需求。為在有限的垂直空間內佈置更多訊號層與電源參考平面,板厚選型開始根據應用場景出現明顯分化: 消費性通訊終端:為配合外殼結構與Type-C等標準連接器介面,大多維持1.6mm或1.2mm的常規厚度 高速運算背板:需厚銅箔承載大電流、厚介質層拉開層間距,總厚度通常達2.0mm、2.4mm甚至3.2......
馴服吉赫茲級訊號:高頻電路板選材與射頻設計DFM核心準則
隨著5G-Advanced、Wi-Fi 7與車載77GHz/79GHz毫米波雷達陸續進入大規模商用,電子硬體的工作頻率已全面步入吉赫茲乃至微波頻段。在這類高頻傳輸場景下,消費電子常用的FR-4基材,會因為介質損耗偏高、介電常數穩定性不足,成為訊號衰減的主要來源。 對射頻工程師來說,高頻PCB設計早已脫離傳統「走線導通即可」的基本要求,每一段走線本質上都是帶有分佈參數的電磁波導結構。要讓訊號穿過複雜的封裝結構與過孔後,仍維持良好的眼圖與訊號完整性,從基材本身的物理特性到板上佈局的幾何細節,每一環節都不能馬虎。 一、高頻訊號在傳輸線中的傳播特性與設計挑戰 談具體製程與設計規範前,得先建立高頻電磁波在電路板介質中傳遞的物理模型。當訊號頻率突破1GHz後,傳輸線的總衰減量(Total Attenuation, α)主要由兩種機制決定: 其中αc為導體損耗,αd為介質損耗。 1. 趨膚效應帶來的導體損耗 高頻交流環境下,導線內的電流不會均勻分佈在整個導體截面,而是會集中在導體表面極薄的一層;頻率越高,這個趨膚深度就越淺。 這時候銅箔的表面粗糙度就會對訊號產生顯著影響。一旦銅箔表面的微觀起伏幅度超過趨膚深度,......
背鑽導孔:提升高速 PCB 中的訊號完整性
重點摘要 背鑽過孔可從鍍通孔中移除未使用的銅質孔樁,將殘留孔樁縮短至 0.15 mm(6 mil)以下。這能消除 5–10 Gbps 以上高速訊號中的阻抗不連續、反射與諧振問題。背鑽能帶來更佳的回波損耗、插入損耗、更低抖動與更清晰的眼圖,同時仍可保留簡單堆疊結構,成本也遠低於盲孔/埋孔。對任何孔樁長度超過 15 mil(0.381 mm)的設計,尤其是板厚超過 1.2 mm 的電路板,都應考慮使用背鑽,以確保 PCIe、5G 與 25G+ 設計中的可靠性能。 在 10 Gbps 及以上的高速 PCB 設計中,過孔孔樁會產生阻抗不連續,並透過反射與諧振劣化訊號品質。背鑽過孔透過在初始電鍍後,以機械方式移除未使用的銅質孔壁,只保留真正需要的電氣導通路徑,從而解決這個問題。這項製程可恢復傳輸線連續性,而不需要改變層疊結構或走線幾何。工程師會在製造說明中指定背鑽過孔,以在 5G、PCIe 與 SerDes 等多層板應用中獲得更乾淨的眼圖、更低抖動與可靠性能。 高速 PCB 需求持續成長 訊號傳輸面臨的挑戰 5 GHz 以上的高速訊號會將鍍通孔視為一段短傳輸線。當過孔只連接內層時,未使用的部分——也就是孔樁......
