使用眼圖進行訊號完整性與抖動分析
1 分鐘
- 什麼是訊號完整性?
- 認識抖動:
- 眼圖分析:
- 眼圖工具與量測設置
- 在高速介面的重要性
訊號在導線上的傳輸方式會因發射端與接收端而異,此時就需要錯誤識別與修正方法。然而,我們如何判斷訊號是否發生變化?不言而喻,必須在 TX-RX 兩端同時使用設備逐位元追蹤並檢視資料。為什麼訊號會偏移?能否阻止根本原因?某種程度上可行,但對於無線通道的雜訊,我們幾乎無能為力。由於 EMI 與環境因素,通道(介質)往往會改變訊號。不過,眼圖(Eye Diagrams) 可作為工具,以更直觀的方式繪製資料。眼圖能提供多種資訊,包括:
- 訊號位準雜訊
- 邊緣轉換雜訊(抖動)
- 工作週期失真
- 位元錯誤率
- 符號間干擾(ISI)
- 時脈-資料偏移
- 上升/下降時間不足
- 串擾
- 電源雜訊
這是一種評估符號間干擾、色散與通道雜訊對基頻脈衝傳輸系統效能影響的方法。眼圖中「眼睛」越開,表示訊號失真越小。本文探討抖動與訊號完整性的概念,以及如何利用眼圖進行量測與診斷。
什麼是訊號完整性?
訊號完整性(SI)指的是電氣訊號在 PCB 或通訊通道的走線、互連與元件中傳輸時的品質。理想情況下,數位訊號應在高與低邏輯位準之間銳利切換且無失真。然而,由於寄生電容、阻抗不匹配與反射,訊號可能失真,導致時序裕度縮小與資料損壞。
訊號完整性分析 可確保傳輸訊號在整個系統中維持其預期的形狀、振幅與時序。當系統運作頻率高於數百兆赫,或處理長互連與序列鏈路時,特別重要。
認識抖動:
抖動是指訊號時序邊緣偏離理想位置的現象。它會影響時脈與資料回復(CDR)電路的準確度,並在時間軸上表現為水平位移。抖動主要分為兩大類:
- 確定性抖動(DJ): 可重複且可預測的抖動,由電源雜訊、串擾或干擾引起。
- 隨機抖動(RJ): 不可預測的抖動,由熱雜訊等隨機現象引起。
過大的抖動會在時序裕度嚴格的系統中導致取樣錯誤,因此分析並最小化抖動對維持可靠資料傳輸至關重要。我們已在傳播延遲的時序分析 101 系列部落格中討論過。
眼圖分析:
眼圖描繪了訊號在不同電壓位準之間轉換的統計資訊,讓你量測接收端因串擾、符號間干擾以及驅動器 I/O 電源軌上的抖動等雜訊所產生的雜訊。通常以「眼圖開口」或遮罩作為讀取指標。訊號品質由「眼睛」開口大小表示:寬且開的眼睛代表失真小、時序佳;閉合或部分閉合的眼睛則表示存在抖動或雜訊等問題。其他重要考量包括:
眼高: 顯示訊號區分高低邏輯位準的效率,代表訊號雜訊比。
眼寬: 表示在特定時序間隔內準確取樣訊號的能力,反映時序裕度(時序抖動)。
眼開口: 代表訊號接收的可用裕度,描述眼形整體清晰度。眼睛越開,訊號品質越好。
眼睛的垂直高度代表訊號的電壓裕度:垂直開口小表示訊號雜訊比低,高聳的眼睛則表示位準明確。眼睛的寬度反映時序裕度:水平開口大表示有足夠時間準確取樣,小則可能導致時序錯誤。
觀察眼圖中央訊號交叉點,可發現潛在時序問題(如時脈偏移)。邊緣偏離理想位置即顯示抖動(時序變化)與雜訊,這些都會削弱訊號完整性。
眼圖工具與量測設置
要有效產生並分析眼圖,通常需要:
高頻寬數位示波器或位元錯誤率測試儀(BERT)以擷取多個時脈週期的高速波形;乾淨的時脈參考或碼型產生器,確保待測訊號不受抖動或相位雜訊影響;正確的探測技術,包括使用低電感探棒與短接地線。
更進階的眼圖分析可借助軟體工具,深入洞察訊號完整性。這些工具能進行抖動分解,區分隨機與確定性成分;眼圖工具通常包含眼圖遮罩測試,檢查訊號是否落在 USB、PCIe 或 Ethernet 等通訊標準定義的容許範圍內;位元錯誤率(BER)等高線圖則可視化眼圖開口內的錯誤機率,提供訊號品質與裕度的統計量測。
在高速介面的重要性
眼圖分析是 HDMI、USB、PCI Express 與 Ethernet 等介面的標準驗證步驟。這些協定定義了合規遮罩與可接受抖動水準,以確保互通性與效能。眼圖測試失敗可能指出嚴重設計缺陷,需重新走線。透過調整阻抗與增加終端,可改善 PCB 佈局並修正這些異常。
結論
眼圖在高速 PCB 設計中極具價值,能清晰呈現訊號品質與完整性。透過眼圖評估與最佳化設計,正如我們所見。正確使用眼圖有助於工程師在速度、可靠性與可製造性之間取得平衡,確保現代電子設備即使在最嚴苛的應用中也能如預期運作。無論你是想擴展知識的愛好者,還是經驗豐富的專業人士,學會解讀眼圖都是必備技能。
持續學習
過孔對高速 PCB 設計的影響
高速訊號需要阻抗匹配。基本上,這表示訊號路徑必須在整個路徑上保持連續阻抗,並與接收器的阻抗相符。這是為了防止訊號反射破壞訊號。用最簡單的話來說,PCB 走線的特性阻抗取決於走線寬度、銅厚、與參考接地平面的距離以及介電常數。在高速設計中,這是一個非常明確的陳述,但導通孔存在幾個問題。導通孔是訊號路徑中的一個 90 度轉彎。導通孔的幾何形狀意味著訊號路徑與 PCB 走線不同。導通孔預設沒有參考平面。 幾何形狀與缺乏參考平面意味著導通孔阻抗通常無法與 PCB 走線匹配。這可能導致訊號反射,進而損害訊號完整性。在影響 PCB 性能的各種因素中,導通孔在高速與高頻電路中對維持訊號完整性與降低損耗扮演關鍵角色。本文深入探討導通孔對這類設計的影響,檢視其對訊號傳輸的效應、所面臨的挑戰,以及如何最佳化其使用。在本文中,我們將探討: 在 GHz 頻率下,RF PCB 佈局中的導通孔轉換需要極其精細的設計。 對於 HDI PCB,正確的導通孔轉換設計與 antipad 尺寸對維持阻抗控制至關重要。 接地平面導通孔間距、接地共面波導設計,以及適當使用縫合導通孔對不同頻段皆不可或缺。 什麼是導通孔及其操作特性? 導通孔是......
深入了解 FPGA:詳盡指南
當我還是年輕的電子工程師時,我對 FPGA 非常好奇,現場可程式化邏輯閘陣列(FPGA)是一類可在製造後由使用者設定的半導體裝置。它們內部擁有海量的邏輯閘,使用者可透過程式設計來模擬晶片行為,而無需實際製造晶片。與傳統微控制器或處理器不同,FPGA 在實現客製化硬體邏輯方面提供了無與倫比的彈性。本文將探討 FPGA 的基本原理、應用、優勢、結構、工作原理以及程式設計基礎。 什麼是 FPGA? FPGA(現場可程式化邏輯閘陣列)是一種可重複程式設計的積體電路(IC),用於執行特定硬體層級的任務。與專為單一應用設計的 ASIC(特殊應用積體電路)不同,FPGA 允許使用者定義並修改邏輯組態,提供高度彈性。FPGA 的主要優勢在於我們可以更改程式邏輯並測試不同晶片的功能,這帶來了極大的靈活性。若能直接在硬體上驗證邏輯而無需實際製造晶片,任何邏輯錯誤都能在硬體層面被排除,從而節省大量時間、精力與成本。 為什麼我們需要 FPGA? 硬體彈性:特殊任務需要客製化的數位電路。 並行處理:高速運算需要同時進行多項計算。 快速原型開發:硬體設計師需要一個平台來測試與驗證,再決定是否投入 ASIC。 低延遲處理:任務......
探索 PCB 設計中的關鍵高頻元件
高頻電路設計驅動了當今許多先進技術,從通訊系統到精密雷達與航太級設備。高頻系統與其他電路在本質上並無不同,物理定律依舊適用,電子學基礎也保持一致。 然而,是什麼讓這些電路能處理如此快速的訊號?關鍵在於專門的元件,各自扮演獨特角色,用以穩定與放大訊號並將失真降至最低。HF 設計面臨獨特的挑戰與目標,操作時需特別留意。我們常將元件分為主動或被動,這種分類在射頻領域同樣適用。以下為高頻電路設計中可識別的元件參考指南。 高頻電容器: 從基礎電路元件課程可知,電容器基本上是一個小型儲能單元,會阻擋直流並讓交流訊號通過。理想上它對所有交流訊號都應表現一致,但實際並非如此;其功能會隨施加的交流頻率而改變。以下為表示電容器真實電性行為的模型。 「C」對應埋藏在眾多寄生元件中的理想電容,包含極板間的非無限電阻(RD)、串聯電阻(RS)、串聯電感(LS),以及 PCB 焊盤與接地平面間的並聯電容(CP)。 高頻電感器: 電感器則具有與電容相反的特性。基礎上,它是由銅線繞成的線圈,依法拉第電磁感應定律運作,以磁場形式儲能。它阻擋交流訊號並讓直流輕易通過,可說是抗拒訊號變化。電感提供的阻抗會隨交流訊號頻率升高而穩定增加。......
如何解決高頻 PCB 設計中的 EMI/EMC 與訊號完整性問題
高頻 PCB 設計充滿挑戰,其中電磁干擾(EMI)與訊號完整性(SI)問題最為關鍵。這些問題會降低電路效能、影響可靠度,並導致法規測試失敗。為了解決它們,必須在整個設計流程中仔細規劃與執行。以下為克服這些挑戰的策略。 對於訊號方向複雜的網路,拓撲結構對單向、雙向及不同訊號位準的影響各異,很難判斷哪種拓撲對訊號品質最佳。必須預先進行模擬,工程師需深入了解電路原理、訊號類型,甚至佈線難度,才能選出合適的拓撲。想了解更多 PCB 知識,請參閱我們的 PCB 製造終極指南。 優化 PCB 佈局 以確保訊號完整性的技巧: 佈局是確保訊號完整性的關鍵因素。針對 高頻設計,請注意: 走線長度: 盡量縮短訊號走線,以減少傳播延遲與反射。 阻抗控制: 使用控制阻抗走線,使走線阻抗與源端及負載匹配,尤其對高速訊號更重要。 過孔放置: 在高速訊號路徑中減少過孔使用,因過孔會造成阻抗不連續與反射。 差分對走線: 高速訊號使用緊密耦合的差分對,可降低串擾並維持訊號完整性。 高頻 PCB 佈局設計中如何進行阻抗匹配? 阻抗匹配是高速 PCB 設計的關鍵因素之一。阻抗與走線佈局直接相關,例如走線位於表層(微帶線)或內層(帶狀線......
眼圖在高速 PCB 設計中的角色
在高速 PCB 設計中,訊號完整性至關重要。隨著數位裝置的頻率不斷提高,我們必須確保高速 PCB 上各元件之間的可靠通訊。評估高速設計訊號完整性最有效的工具之一便是眼圖。它可用來評估通道雜訊、色散與符號間干擾對基頻脈衝傳輸系統效能的綜合影響。 眼圖以視覺化方式呈現數位訊號的效能,讓工程師能夠評估雜訊、抖動與時序錯誤等因素。從數學角度來看,眼圖是訊號機率密度函數(PDF)的可視化結果。眼圖中「眼睛」睜得越開,代表訊號失真越小。本文將探討眼圖在高速 PCB 設計中的角色、其重要性,以及如何藉由眼圖改善訊號完整性。 訊號的符號間干擾 符號間干擾(ISI)是指連續訊號因訊號完整性問題而互相干擾的現象。這些訊號可能在頻域或時域上無法區分,兩者無法同時成立,因而產生 ISI(由其他元件引起的非預期雜訊)。此外,我們現已具備在時域零交叉點取樣等技術,可減輕 ISI 的影響。 理想上,我們希望訊號零失真、零抖動、零脈衝擴散與零振幅雜訊,也就是輸出訊號與輸入訊號完全一致。能夠觀察到這一點,正是眼圖成為訊號完整性核心工具的原因。 眼圖的關鍵組成 眼圖是透過在不同時間點重複取樣數位訊號所繪製的圖形。當訊號軌跡疊加在示波......
打通垂直維度:PCB Via 技術選型與高速信號優化指南
隨著訊號上升時間步入皮秒級,印製電路板(PCB)的設計方法正經歷一場轉型。傳統的平面拓樸結構正逐漸被針對垂直互連進行最佳化的方案所取代。在高速訊號傳輸領域,即使是電路板內最微小的孔徑,也可能成為引發訊號反射與損耗的主要來源。究其原因,在於PCB過孔會引入阻抗不連續性。因此,在設計複雜系統時,徹底瞭解各類過孔的物理限制及其固有的電氣特性,是確保系統可靠性的關鍵第一步。 一、 基礎互連:Through Hole Via PCB 限制與優化 印刷電路板中的貫穿孔through hole via PCB是較常見的連接方式,其貫穿整個電路板。貫穿孔的製造成本相對較低,但在高頻領域卻會遇到很多挑戰。 1. 寄生參數的威脅 過孔本質上是一個微型的電容與電感組合。對於高速訊號,過孔的寄生電容會增加信號的上升時間,而寄生電感則會增加路徑阻抗。其寄生電容量可由下式估算: (T:板厚,D1:過孔焊盤直徑,D2:反焊盤直徑) 2. Stub效應 設計多層板時(信號從第一層傳輸到第三層),貫穿孔在第三層以下的部分就會形成開路的傳輸線。在特定頻率下,這可能會引起諧振,嚴重破壞信號的完整性。因此在設計速率超過20Gbps的系統......