使用眼圖進行訊號完整性與抖動分析
1 分鐘
- 什麼是訊號完整性?
- 認識抖動:
- 眼圖分析:
- 眼圖工具與量測設置
- 在高速介面的重要性
訊號在導線上的傳輸方式會因發射端與接收端而異,此時就需要錯誤識別與修正方法。然而,我們如何判斷訊號是否發生變化?不言而喻,必須在 TX-RX 兩端同時使用設備逐位元追蹤並檢視資料。為什麼訊號會偏移?能否阻止根本原因?某種程度上可行,但對於無線通道的雜訊,我們幾乎無能為力。由於 EMI 與環境因素,通道(介質)往往會改變訊號。不過,眼圖(Eye Diagrams) 可作為工具,以更直觀的方式繪製資料。眼圖能提供多種資訊,包括:
- 訊號位準雜訊
- 邊緣轉換雜訊(抖動)
- 工作週期失真
- 位元錯誤率
- 符號間干擾(ISI)
- 時脈-資料偏移
- 上升/下降時間不足
- 串擾
- 電源雜訊
這是一種評估符號間干擾、色散與通道雜訊對基頻脈衝傳輸系統效能影響的方法。眼圖中「眼睛」越開,表示訊號失真越小。本文探討抖動與訊號完整性的概念,以及如何利用眼圖進行量測與診斷。
什麼是訊號完整性?
訊號完整性(SI)指的是電氣訊號在 PCB 或通訊通道的走線、互連與元件中傳輸時的品質。理想情況下,數位訊號應在高與低邏輯位準之間銳利切換且無失真。然而,由於寄生電容、阻抗不匹配與反射,訊號可能失真,導致時序裕度縮小與資料損壞。
訊號完整性分析 可確保傳輸訊號在整個系統中維持其預期的形狀、振幅與時序。當系統運作頻率高於數百兆赫,或處理長互連與序列鏈路時,特別重要。
認識抖動:
抖動是指訊號時序邊緣偏離理想位置的現象。它會影響時脈與資料回復(CDR)電路的準確度,並在時間軸上表現為水平位移。抖動主要分為兩大類:
- 確定性抖動(DJ): 可重複且可預測的抖動,由電源雜訊、串擾或干擾引起。
- 隨機抖動(RJ): 不可預測的抖動,由熱雜訊等隨機現象引起。
過大的抖動會在時序裕度嚴格的系統中導致取樣錯誤,因此分析並最小化抖動對維持可靠資料傳輸至關重要。我們已在傳播延遲的時序分析 101 系列部落格中討論過。
眼圖分析:
眼圖描繪了訊號在不同電壓位準之間轉換的統計資訊,讓你量測接收端因串擾、符號間干擾以及驅動器 I/O 電源軌上的抖動等雜訊所產生的雜訊。通常以「眼圖開口」或遮罩作為讀取指標。訊號品質由「眼睛」開口大小表示:寬且開的眼睛代表失真小、時序佳;閉合或部分閉合的眼睛則表示存在抖動或雜訊等問題。其他重要考量包括:
眼高: 顯示訊號區分高低邏輯位準的效率,代表訊號雜訊比。
眼寬: 表示在特定時序間隔內準確取樣訊號的能力,反映時序裕度(時序抖動)。
眼開口: 代表訊號接收的可用裕度,描述眼形整體清晰度。眼睛越開,訊號品質越好。
眼睛的垂直高度代表訊號的電壓裕度:垂直開口小表示訊號雜訊比低,高聳的眼睛則表示位準明確。眼睛的寬度反映時序裕度:水平開口大表示有足夠時間準確取樣,小則可能導致時序錯誤。
觀察眼圖中央訊號交叉點,可發現潛在時序問題(如時脈偏移)。邊緣偏離理想位置即顯示抖動(時序變化)與雜訊,這些都會削弱訊號完整性。
眼圖工具與量測設置
要有效產生並分析眼圖,通常需要:
高頻寬數位示波器或位元錯誤率測試儀(BERT)以擷取多個時脈週期的高速波形;乾淨的時脈參考或碼型產生器,確保待測訊號不受抖動或相位雜訊影響;正確的探測技術,包括使用低電感探棒與短接地線。
更進階的眼圖分析可借助軟體工具,深入洞察訊號完整性。這些工具能進行抖動分解,區分隨機與確定性成分;眼圖工具通常包含眼圖遮罩測試,檢查訊號是否落在 USB、PCIe 或 Ethernet 等通訊標準定義的容許範圍內;位元錯誤率(BER)等高線圖則可視化眼圖開口內的錯誤機率,提供訊號品質與裕度的統計量測。
在高速介面的重要性
眼圖分析是 HDMI、USB、PCI Express 與 Ethernet 等介面的標準驗證步驟。這些協定定義了合規遮罩與可接受抖動水準,以確保互通性與效能。眼圖測試失敗可能指出嚴重設計缺陷,需重新走線。透過調整阻抗與增加終端,可改善 PCB 佈局並修正這些異常。
結論
眼圖在高速 PCB 設計中極具價值,能清晰呈現訊號品質與完整性。透過眼圖評估與最佳化設計,正如我們所見。正確使用眼圖有助於工程師在速度、可靠性與可製造性之間取得平衡,確保現代電子設備即使在最嚴苛的應用中也能如預期運作。無論你是想擴展知識的愛好者,還是經驗豐富的專業人士,學會解讀眼圖都是必備技能。
持續學習
幾何公差下的製造邏輯:PCB厚度選型與高速阻抗控制
在訊號邊緣速率進入皮秒級、硬體結構不斷輕薄化的當下,硬體架構師不能再將板厚視為圖紙上固定的靜態數值,而必須將其當作帶有分佈參數的動態物理變數,納入整體訊號完整性設計考量。 一、板厚規格的產業演變與場景分化 1. 1.6mm標準厚度的產業慣性 印刷電路板產業發展初期,基材多採用酚醛樹脂紙質層壓板(電木板),這類材料最早廣泛用於工業設備的絕緣墊片與配電盤,當時市場供應最穩定的公稱厚度即為1/16英吋。後續環氧樹脂玻纖基材(FR-4)成為產業主流,下游的自動化傳送軌道、板邊連接器卡槽、波峰焊夾具乃至元件引腳長度,都已圍繞1.6mm厚度形成了成熟的產業鏈配套體系,這一規格也因此沿用至今。 2.多層板時代的厚度分化趨勢 隨著硬體架構從雙面板發展到8層、12層甚至24層以上的高階多層板,固守單一板厚規格已無法滿足設計需求。為在有限的垂直空間內佈置更多訊號層與電源參考平面,板厚選型開始根據應用場景出現明顯分化: 消費性通訊終端:為配合外殼結構與Type-C等標準連接器介面,大多維持1.6mm或1.2mm的常規厚度 高速運算背板:需厚銅箔承載大電流、厚介質層拉開層間距,總厚度通常達2.0mm、2.4mm甚至3.2......
馴服吉赫茲級訊號:高頻電路板選材與射頻設計DFM核心準則
隨著5G-Advanced、Wi-Fi 7與車載77GHz/79GHz毫米波雷達陸續進入大規模商用,電子硬體的工作頻率已全面步入吉赫茲乃至微波頻段。在這類高頻傳輸場景下,消費電子常用的FR-4基材,會因為介質損耗偏高、介電常數穩定性不足,成為訊號衰減的主要來源。 對射頻工程師來說,高頻PCB設計早已脫離傳統「走線導通即可」的基本要求,每一段走線本質上都是帶有分佈參數的電磁波導結構。要讓訊號穿過複雜的封裝結構與過孔後,仍維持良好的眼圖與訊號完整性,從基材本身的物理特性到板上佈局的幾何細節,每一環節都不能馬虎。 一、高頻訊號在傳輸線中的傳播特性與設計挑戰 談具體製程與設計規範前,得先建立高頻電磁波在電路板介質中傳遞的物理模型。當訊號頻率突破1GHz後,傳輸線的總衰減量(Total Attenuation, α)主要由兩種機制決定: 其中αc為導體損耗,αd為介質損耗。 1. 趨膚效應帶來的導體損耗 高頻交流環境下,導線內的電流不會均勻分佈在整個導體截面,而是會集中在導體表面極薄的一層;頻率越高,這個趨膚深度就越淺。 這時候銅箔的表面粗糙度就會對訊號產生顯著影響。一旦銅箔表面的微觀起伏幅度超過趨膚深度,......
背鑽導孔:提升高速 PCB 中的訊號完整性
重點摘要 背鑽過孔可從鍍通孔中移除未使用的銅質孔樁,將殘留孔樁縮短至 0.15 mm(6 mil)以下。這能消除 5–10 Gbps 以上高速訊號中的阻抗不連續、反射與諧振問題。背鑽能帶來更佳的回波損耗、插入損耗、更低抖動與更清晰的眼圖,同時仍可保留簡單堆疊結構,成本也遠低於盲孔/埋孔。對任何孔樁長度超過 15 mil(0.381 mm)的設計,尤其是板厚超過 1.2 mm 的電路板,都應考慮使用背鑽,以確保 PCIe、5G 與 25G+ 設計中的可靠性能。 在 10 Gbps 及以上的高速 PCB 設計中,過孔孔樁會產生阻抗不連續,並透過反射與諧振劣化訊號品質。背鑽過孔透過在初始電鍍後,以機械方式移除未使用的銅質孔壁,只保留真正需要的電氣導通路徑,從而解決這個問題。這項製程可恢復傳輸線連續性,而不需要改變層疊結構或走線幾何。工程師會在製造說明中指定背鑽過孔,以在 5G、PCIe 與 SerDes 等多層板應用中獲得更乾淨的眼圖、更低抖動與可靠性能。 高速 PCB 需求持續成長 訊號傳輸面臨的挑戰 5 GHz 以上的高速訊號會將鍍通孔視為一段短傳輸線。當過孔只連接內層時,未使用的部分——也就是孔樁......
PCB 天線設計:類型、原理與最佳實踐
在這個被無線通訊環繞的世界中,對於小巧、廉價且可靠的天線需求從未如此之高。天線是電磁波的應用。關於天線有許多理論和實作,但只有少數獲得認可。對於無線數據傳輸,一個解決方案可以是使用印刷電路板(PCB)天線。使用 PCB 天線代表了一種方便的解決方案,可將其直接整合到電子設備中,從而消除了對笨重外部天線的需求。無論您的天線是作為印刷元件放置還是從貨架上取下,對 PCB 設計師來說,深入了解天線的工作原理都很重要。在本文中,我們將介紹天線背後的一些主要概念,以便工程師了解如何設計、選擇和放置天線。 設計良好的天線可確保無線產品達到最佳的操作距離。它能從無線電傳輸的功率越多,在給定的封包錯誤率(PER)和接收器靈敏度下,能覆蓋的距離就越大。同樣地,在接收端,調校良好的無線電可以在天線接收到最小輻射入射的情況下工作。RF 佈局以及 無線電匹配網路需要妥善設計,以確保大部分來自無線電的功率能到達天線,反之亦然。 PCB 天線基礎理論: 天線是互易性元件,它們在提供電壓和電流時會發射電磁波,或者接收電磁波並將其轉換為電壓和電流。天線基本上是一個暴露在空間中的導體。如果導體的長度是信號波長的某個特定比率或倍數,......
共面波導在高頻 PCB 設計中的優勢
重點整理 共面波導,尤其是 GCPW,可透過讓回流路徑更靠近並限制電磁場分布,改善高頻 PCB 性能,進而提升訊號完整性並降低 EMI/輻射。它也提供更高的阻抗與佈局彈性,可同時調整走線寬度與間隙;但也需要更嚴格控制製造中的間隙公差、銅箔粗糙度與材料 Dk/Df。因此,場求解器阻抗設計與 DFM 檢查非常重要,在更高 GHz 頻段則建議優先選用低損耗層壓材料。 你是否曾想過,為什麼有些 RF 與微波 PCB 設計會把接地銅箔直接佈在同一層訊號走線旁邊?這種方法稱為共面波導,並且已悄悄成為高頻 PCB 設計中最重要的傳輸線結構之一。從 5G 基地台到 77 GHz 車用雷達模組,共面波導已廣泛存在於現代電子產品中。當你的電路板工作頻率超過 1 GHz 時,所選擇的傳輸線幾何結構會直接影響訊號完整性、EMI 表現與製造良率。 微帶線與帶狀線已主導數十年,但共面波導具備一組獨特優勢,使其成為許多高頻應用中的首選。本文將說明什麼是共面波導、它為什麼重要、在高頻設計中使用此方法的主要優點、最重要的設計方法,以及哪些製造考量能確保良好結果。無論你正在設計 RF 前端模組,還是高速數位連線,了解共面波導都能讓你......
利用 PCB 傳輸線實現可靠的高速效能
重點整理 PCB 傳輸線是 USB 3.0、PCIe、DDR4 與 RF 設計中可靠高速 PCB 性能的核心。它會將一般走線轉變為受控阻抗結構,用來降低反射、串擾與衰減。設計時應依需求選擇微帶線、帶狀線或接地共面波導(GCPW)幾何結構,搭配精準阻抗計算、連續參考平面、斜切彎角與 3W 間距規則;製造端則需仰賴 JLCPCB 的精準蝕刻、銅箔輪廓控制與 TDR 測試,確保從原型到量產皆能取得一致結果。 你是否曾經追查一片所有 DRC 都通過的電路板,卻發現原型板的時脈線出現振鈴,或眼圖看起來更像模糊污漬,而不是乾淨開口?在高速設計中,銅箔走線不只是單純連接。它們是 PCB 傳輸線,而破壞訊號完整性最簡單的方法,就是把這些線當成普通導線處理。當訊號上升時間短到讓走線長度成為波長中相當大的比例時,該走線的每一個細節都會產生影響。訊號是乾淨還是失真,取決於線寬、到參考平面的距離、介電材料,甚至是轉角如何處理。 在 USB 3.0、PCIe 與 DDR4 等介面中,只要走線長度達到幾公分,就可能進入這個臨界範圍。本文將介紹 PCB 傳輸線的概念、實際設計中最重要的類型、取得受控阻抗的關鍵技術,以及會把良好......