為更安全的高壓 PCB 選擇正確的 CTI 值
2 分鐘
- 什麼是 CTI 值?為什麼它很重要
- CTI 值如何影響 PCB 安全性與可靠性
- 不同 PCB 材料的常見 CTI 值
- 實現高 CTI 性能的設計與製造策略
- JLCPCB 在高 CTI PCB 生產方面的專業能力
- 結論
- CTI 值常見問題
- 結論
重點摘要
- 較高的 CTI(≥600V,Group I)可在高壓設計中縮短爬電距離,同時防止表面漏電起痕。
- 標準 FR4(CTI 約 175V)通常不足以應對市電電壓——若要兼顧安全性與緊湊設計,應升級為高 CTI 材料。
- 務必依照工作電壓與污染等級匹配 CTI 材料組,以符合 IEC/UL 合規要求。
- 乾淨的組裝環境與良好的佈局做法,是充分發揮高 CTI 層壓板優勢的關鍵。
- 選擇經認證的高 CTI 材料與經驗豐富的製造商,才能確保 PCB 可靠且可通過認證。
你是否曾經看過兩個高壓焊盤之間出現燒焦、碳化的痕跡,但從原理圖上看,空氣間隙似乎完全足夠?這種深色導電區域稱為表面漏電起痕,而這正是層壓板的 CTI 額定值應該要防止的問題。它是一種在電路板通過高壓測試失敗之前,通常不會被注意到的材料特性。我們都會關心銅厚、走線寬度與阻抗,但真正決定兩個導體能在表面上靠多近、而不讓絕緣表面本身導電的,是基材的比較漏電起痕指數。

如果選錯 材料組,結果不是必須把所有爬電距離做得過大、浪費板面空間,就是設計出一塊在潮濕、多塵外殼中容易產生飛弧或漏電起痕的電路板。這兩種結果都很糟。在本指南中,我將說明 CTI 在 PCB 設計中的意義、它如何量測,以及它如何直接關聯到爬電距離與安全認證。我們也會檢視不同 PCB 基材的常見 CTI 值、FR4 所處的位置、何時應使用高 CTI 層壓板,以及如何可靠地設計並製造符合要求的電路板。
什麼是 CTI 值?為什麼它很重要
比較漏電起痕指數的定義與測試方法
比較漏電起痕指數(Comparative Tracking Index,CTI)是指在受污染且潮濕的條件下,絕緣材料表面在形成導電碳化路徑之前,所能承受的最高電壓,單位為伏特。換句話說,它代表當灰塵與濕氣參與其中時,層壓板表面抵抗漏電起痕的能力。此測試依照 IEC 60112 國際標準方法進行。兩個鉑電極會放置在材料表面,並由電極施加電壓。接著,導電溶液(氯化銨)會以特定間隔滴在兩個電極之間。電壓逐步提高,直到材料能承受 50 滴而沒有發生漏電起痕失效;該通過電壓就是 CTI 額定值。以下是幾個需要記住的重點:

- CTI 一律以伏特表示;CTI 越高,抗漏電起痕能力越好。
- 測試刻意加入污染與濕氣,因為現場實際發生漏電起痕時,通常就是在這類條件下。
- PTI(Proof Tracking Index,耐漏電起痕指數)表示材料能在固定電壓下通過測試,而不是指出其最高極限。
CTI 在防止電氣擊穿中的作用
高壓間距可能以兩種截然不同的方式失效。第一種是乾淨空氣中的電弧,主要由電氣間隙控制。第二種則更隱蔽:表面漏電起痕——污染物會逐漸劣化絕緣體表面,直到形成永久性的導電碳化路徑。漏電起痕不需要跨越很大的空氣間隙,它是一種沿表面緩慢發展的失效,會受到濕氣、灰塵、助焊劑殘留與電場影響;一旦形成碳化路徑,該路徑就是永久且導電的。CTI 存在的目的,正是為了避免這件事。

高 CTI 材料不容易碳化,因此可讓導體在表面上放得更近,同時不至於引發漏電起痕失效。這也是為什麼 CTI 會出現在市電設備、市電電源供應器與馬達驅動器的安全要求中。它能防止一個多塵、潮濕的外殼,逐漸把你的絕緣材料變成導體。
CTI 值如何影響 PCB 安全性與可靠性
與爬電距離及絕緣設計的關係
沿著絕緣材料表面測得的兩導體最短距離稱為爬電距離(creepage),而穿過空氣測得的最短距離稱為電氣間隙(clearance)。漏電起痕會沿著表面發生,因此 CTI 控制的尺寸就是爬電距離。兩者的重要關係是:CTI 材料等級越高,在特定工作電壓與污染等級下所需的爬電距離越短;CTI 材料等級越低,在相同工作電壓與污染等級下,導體之間所需距離就越大。這一點會透過材料組直接納入安全標準表格中:
- 材料組 I:CTI ≥ 600 V
- 材料組 II:400 ≤ CTI < 600 V
- 材料組 IIIa:175 ≤ CTI < 400 V
- 材料組 IIIb:100 ≤ CTI < 175 V
污染等級同樣重要。常見假設是,污染等級 2(典型室內、辦公室等級環境)與污染等級 3(工業環境、導電粉塵、冷凝)會需要明顯更大的爬電距離。在 IEC 62368-1 與 IEC 60664-1 等標準中,所需爬電距離會依照工作電壓、污染等級與材料組,從表格中查得。材料組越好,實際上就能縮短間距。
對高壓應用與法規合規的影響
對低電壓邏輯板來說,CTI 通常不會是關鍵問題。不過,一旦進入市電電壓範圍,PCB 設計中的 CTI 值就會成為離線式電源轉換、EV 充電、太陽能逆變器與工業馬達驅動器的門檻條件。在這些應用中,安全認證機構不會留下太多猜測空間。你的爬電距離必須依照層壓板已記錄的材料組來合理化,並且在 UL、CE 或 IEC 標誌審查中受到審核人員檢視。如果製造商無法提供基材 CTI 額定值證明,你的間距論證就站不住腳。最受影響的應用包括:
- 離線式 AC-DC 電源供應器,包含位於整流市電電壓等級的初級側導體。
- 高電壓且環境髒污、振動明顯的 EV 與工業充電器。
- 具高 DC 匯流排電壓、需長期戶外使用的光伏逆變器。
- 馬達驅動器與 HVAC 控制器中存在導電粉塵與濕氣的污染等級 3 環境。
不同 PCB 材料的常見 CTI 值
標準 FR4 與高 CTI 替代材料

一般 FR4 的壞消息是,多數常見等級屬於材料組 IIIa,CTI 約為 175 V。這對許多低壓應用來說可以接受,但在高壓間距設計中偏弱,因為它會對應到表格中最大的間距要求。如果需要更好的表現,製造商可提供專為抗漏電起痕設計的高 CTI 層壓板,CTI 可達 ≥ 600 V,符合材料組 I。這些材料使用改良樹脂系統與填料,相較標準環氧材料,具備更高的抗表面碳化能力。下表比較 PCB 材料的典型 CTI 值與材料組。
| 材料 | 典型 CTI(V) | 材料組 | 最適合用途 |
|---|---|---|---|
| 標準 FR4 | ~175 | IIIa | 低電壓數位電路、一般用途 |
| 中等級 FR4 | 200-400 | IIIa / II | 中等電壓、受控環境 |
| 高 CTI FR4 | 400-599 | II | 市電電源、緊湊間距 |
| 高階高 CTI FR4 | ≥ 600 | I | 高電壓、污染等級 3、認證產品 |
| 陶瓷/特殊材料 | ≥ 600 | I | 極端高壓與嚴苛環境 |
這裡有幾點需要注意。標準 FR4 取得容易且成本低,但在高電壓下需要大量板面空間。升級到 Group II 或 Group I 可大幅降低所需爬電距離,對高密度設計而言,通常值得投入。
依電壓等級與環境條件匹配 CTI
沒有任何單一 CTI 值永遠是「正確」的。正確選擇取決於工作電壓、污染等級與可用板面空間。規格過高會增加成本,規格不足則可能導致漏電起痕失效或認證被拒。可依以下經驗法則選擇材料:
- 低電壓(< 50 V)、乾淨環境:標準 FR4(Group IIIa)通常可接受,CTI 很少成為主要問題。
- 市電電壓、污染等級 2、可用間距充足:若爬電距離表格允許,可使用標準或中等級 FR4。
- 緊湊設計、市電電壓:升級到 Group II 或 Group I 高 CTI 材料,以合法縮短爬電距離。
- 污染等級 3(工業、戶外、多塵):使用 Group I(CTI ≥ 600)以維持可管理的間距。
- 高 DC 匯流排或安全關鍵應用:使用 Group I 材料,並保留較保守的間距,以提升現場可靠性與安全裕度。
實現高 CTI 性能的設計與製造策略
材料選擇與佈局最佳化
請務必選擇高於爬電距離要求的材料組,而不是剛好卡在最低要求。接著,應讓板面設計能充分發揮材料優勢。CTI 額定值需要良好的高壓佈局來支撐。以下是幾個可提升實際抗漏電起痕能力的佈局技巧:

- 隔離槽:在高壓網路之間銑出槽孔,可提高有效爬電距離,並從物理上阻斷漏電起痕路徑。
- 防焊壩與塗層:連續防焊層或三防漆可保護表面免受污染,但不要總是單獨依賴防焊層來滿足完整爬電額定。
- Guard traces 或接地屏障:在高風險網路之間放置接地導體,可攔截表面漏電。
- 平滑/圓角走線:避免尖銳導體角落,以免強化局部電場並促進漏電起痕。
由於 CTI 測試模擬的正是污染情境,因此避免高壓區域存在助焊劑殘留與離子污染也很重要。乾淨的板面能讓你選定的材料組真正提供其額定性能。
維持 CTI 完整性的製程控制
雖然層壓板本身會以保證 CTI 值販售,但不當製程仍可能破壞表面品質。這正是紀律嚴謹的製造商發揮作用的地方,因為抗漏電起痕能力主要取決於板面表面。影響 CTI 性能的關鍵製程控制包括:
- 材料可追溯性:材料必須是指定且經認證的高 CTI 層壓板,而不是替代料,並且應記錄材料組。
- 乾淨的表面前處理:殘留蝕刻藥液、離子污染或清潔不良,都會降低表面絕緣電阻。
- 防焊塗佈控制:防焊層需充分固化、附著良好,且沒有夾帶污染物。
- 最終清潔與離子測試:組裝後去除助焊劑殘留,並透過離子測試去除鹽分,使表面保持如 CTI 測試假設般乾淨。
JLCPCB 在高 CTI PCB 生產方面的專業能力
多樣化的認證高 CTI 材料選擇
如今,像 JLCPCB 這樣的 PCB 製造商,提供多種合格 PCB 基材選項,包含基本 FR4,以及可達到較高材料組、支援市電與高壓設計需求的高 CTI 材料。有了經認證的選項,你就可以在PCB 設計中指定 CTI 值,以符合爬電距離要求,而不必臨時尋找文件。安全審查時,審查人員要求的正是這些材料資料;如果製造商已經具備這些文件,就能移除常見的認證障礙。

若要落實這些原則,透過 JLCPCB 的製造服務,從低至 2 美元的原型製作擴展到大量生產,同時維持一致的認證層壓板、爬電距離與表面完整性,會非常簡單。交期最快可短至 1–2 天,並支援SMT 組裝,讓你選定的安全基礎能從首件樣品到量產都保持穩定。
針對高壓設計的進階 DFM 支援
只有在間距正確的情況下,高 CTI 層壓板才值得投入,而這正是自動化可製造性設計(DFM)檢查能發揮作用的地方。JLCPCB 的 DFM 評估可協助檢測電氣間隙與爬電距離,及早發現高壓間距問題,並識別槽孔走線問題與防焊覆蓋問題。透過即時報價與 EasyEDA 整合,你可以在設計早期就比較標準 FR4 佈局與高 CTI 版本,而不是等到材料組變更變得昂貴又痛苦時才處理。任何 CTI 策略的關鍵衡量指標都是重複性。通過耐壓與漏電起痕要求的原型板,應該在數千片量產板中維持相同安全裕度。
結論
CTI 值是高壓電路板安全性的沉默守護者。它決定基材承受表面漏電起痕的能力,規定你在電路板設計中必須遵守的爬電距離,並最終影響電路板是否有資格取得安全標誌。若把它當成事後才處理的小事,將會是讓原本看似穩拿的認證失敗的最簡單方式之一。更好的做法是反向計算:先指定工作電壓與污染等級,再選擇能在爬電距離表格中符合要求且保留空間的材料組。隨著 EV、太陽能與工業系統中的功率密度與高壓電子設備持續增加,正確掌握 CTI 值會變得更加重要。刻意選擇合適材料,並與能證明且穩定製造該材料的公司合作,高壓電路板才能從第一層開始保持安全。
CTI 值常見問題
Q:PCB 中的 CTI 值是什麼?
CTI 值是層壓板的比較漏電起痕指數,表示在潮濕且受污染條件下,材料表面在不形成導電碳化路徑的情況下所能承受的最高電壓,單位為伏特。CTI 越高,代表抗表面漏電起痕能力越好,這對高壓電路板非常關鍵。
Q:PCB 材料的 CTI 值如何量測?
CTI 依照 IEC 60112 標準量測,測試中會使用兩個鉑電極在材料表面施加電壓,同時在電極之間滴入氯化銨溶液。材料能承受 50 滴而不發生漏電起痕的電壓,就會成為額定 CTI 值,並以伏特表示。
Q:標準 FR4 的 CTI 值是多少?
多數標準 FR4 等級屬於材料組 IIIa,CTI 值約為 175 V。這對低壓應用來說足夠,但在安全標準表格中會要求最大的爬電距離,因此高壓設計通常需要額定 600 V 以上的高 CTI 層壓板,也就是 Group I 材料。
Q:CTI 與爬電距離有什麼關係?
爬電距離是導體之間沿表面測得的最短距離,而漏電起痕正是沿著這個表面發生,因此 CTI 會直接影響爬電距離要求。對於相同工作電壓與污染等級,較高 CTI 材料可允許較短爬電距離,讓高壓佈局能在安全前提下更加緊湊。
Q:什麼時候需要高 CTI PCB 材料?
當你處理市電電壓、EV 充電、太陽能逆變器或馬達驅動器時,尤其是在多塵或潮濕的污染等級 3 環境中,就需要高 CTI 材料。當緊湊間距或 UL、CE、IEC 認證要求你使用有文件證明的材料組來合理化爬電距離時,高 CTI 材料也非常重要。
結論
選擇正確的 CTI 值,是高壓 PCB 設計中最關鍵但也最常被忽略的決策之一。適當的 CTI 額定值可保護電路板免於表面漏電起痕失效,實現緊湊佈局,並確保符合 IEC 62368-1 與 UL 等嚴格安全標準。
無論你正在設計離線式電源供應器、EV 充電器、太陽能逆變器或工業馬達驅動器,只要依照工作電壓與污染等級匹配材料組,尤其是 CTI ≥ 600V 的 Group I,就能大幅提升安全性與空間效率。
在 JLCPCB,我們提供多種經認證的高 CTI 層壓板、針對爬電距離與電氣間隙的專業 DFM 檢查,以及從原型到量產的一致製造品質。不要讓高壓設計的安全性聽天由命。
持續學習
為更安全的高壓 PCB 選擇正確的 CTI 值
重點摘要 較高的 CTI(≥600V,Group I)可在高壓設計中縮短爬電距離,同時防止表面漏電起痕。 標準 FR4(CTI 約 175V)通常不足以應對市電電壓——若要兼顧安全性與緊湊設計,應升級為高 CTI 材料。 務必依照工作電壓與污染等級匹配 CTI 材料組,以符合 IEC/UL 合規要求。 乾淨的組裝環境與良好的佈局做法,是充分發揮高 CTI 層壓板優勢的關鍵。 選擇經認證的高 CTI 材料與經驗豐富的製造商,才能確保 PCB 可靠且可通過認證。 你是否曾經看過兩個高壓焊盤之間出現燒焦、碳化的痕跡,但從原理圖上看,空氣間隙似乎完全足夠?這種深色導電區域稱為表面漏電起痕,而這正是層壓板的 CTI 額定值應該要防止的問題。它是一種在電路板通過高壓測試失敗之前,通常不會被注意到的材料特性。我們都會關心銅厚、走線寬度與阻抗,但真正決定兩個導體能在表面上靠多近、而不讓絕緣表面本身導電的,是基材的比較漏電起痕指數。 如果選錯 材料組,結果不是必須把所有爬電距離做得過大、浪費板面空間,就是設計出一塊在潮濕、多塵外殼中容易產生飛弧或漏電起痕的電路板。這兩種結果都很糟。在本指南中,我將說明 CTI 在 ......
高耐熱PCB選型:Tg參數、無鉛製程熱應力與DFM
做過工控板、高功率電源的工程師,多半都踩過這類坑:實驗室常溫測試全數正常,過完SMT回流焊,或是裝進密閉機殼滿載跑幾百小時後,毫無預警就出現斷路、層間分層。一路追根究底,十有八九和基材耐熱等級選低了有關。很多人選料只盯著介電常數、板厚,偏偏漏了熱力學這條看不見的可靠度底線。 一、玻璃化轉變溫度到底是什麼 FR-4這種基材,說穿了就是環氧樹脂浸漬玻纖布後壓合而成的複合材料,屬於非晶態高分子體系,不像金屬有個明確固定的熔點。 溫度偏低時,樹脂的分子鏈段處於凍結狀態,材料質地硬、剛性足,也就是俗稱的玻璃態,這時候無論機械支撐力還是尺寸穩定性都靠得住。等溫度持續升高到某個區間,分子鏈拿到足夠熱能,開始大範圍鬆動,整個材料會慢慢軟化,變成高彈性的橡膠態,機械強度跟著明顯下滑。對應這個狀態轉變的臨界溫度區間,就是玻璃化轉變溫度,業界一般簡稱Tg。 溫度越過Tg點之後,不光機械強度會斷崖式下降,板材的電氣特性、熱穩定性也會跟著變差。所以Tg值的高低,基本就代表了這款基材能扛住熱衝擊的安全邊界。 二、FR-4的三檔Tg等級與適用場景 目前供應鏈上的FR-4基材,按樹脂耐熱配方的差異,大致分成三個等級,不同廠牌的實......
高速高頻電路板基材選型與物性參數實務解析
在低速數位電路設計中,PCB基材多被視為承載銅箔與元件的機械支撐結構,其電氣屬性往往不會成為系統瓶頸。但隨著訊號邊緣變化率進入皮秒級、系統工作頻率突破吉赫茲門檻,過去被當作理想絕緣體的PCB基材,其物理與電氣特性對鏈路性能的影響將全面顯現。 高頻電磁場環境下,基材內部的高分子樹脂與玻璃纖維布會與傳輸線產生複雜電磁耦合。換言之,若覆銅板基材選型失當,即便在EDA工具中完成了精準的線寬線距與阻抗計算,實際量產的硬體仍可能出現嚴重的訊號反射、相位色散與熱可靠性問題。因此,建立一套基於材料物化特性的選型評估框架,是硬體團隊切入高端電路設計的必備基礎。 一、基材核心物性參數與電氣邊界 開展高速多層板疊層結構設計前,工程師需優先掌握四項關鍵材料參數,並理解其在高溫、高頻極端工況下的變化規律。 1. 介電常數(Dk /εr) 介電常數是衡量材料儲存電能能力的核心指標,直接決定電磁波在介質中的傳播速度,對應關係為: 其中c為真空中光速。Dk值越高,訊號傳播延遲越長。更關鍵的是,常規基材的Dk會隨頻率升高、環境溫度變化產生漂移,導致高頻訊號的不同諧波分量傳播速度不一致,到達接收端時出現相位差,引發訊號失真與眼圖裕量......
掌握斜接轉角技術,實現卓越的高速訊號效能
高速 PCB Mitered Corner 設計指南 你是否曾仔細檢查過高速信號走線上的倒角角落?這些斜角(Mitered Corners)不只是美觀,它們直接影響阻抗連續性、信號反射以及 RF 和高速數位訊號的品質。在 PCB 上使用倒角角落,可能就是你能達到回波損耗目標,避免信號完整性問題的關鍵。 為什麼倒角角在高速 PCB 設計中很重要 尖銳 90° 角的信號反射問題 當微帶線或條線走向尖銳 90° 彎角時,導線有效寬度在角落會變大,形成額外銅區,增加與接地層的局部電容,造成阻抗不連續。這會讓部分信號能量反射回源端。在低頻或上升沿較慢時(<1 GHz 或 <1 ns),反射影響可忽略。但對於 RF 或多 Gb/s 信號,這些角落反射會在 S 參數與眼圖上顯現。 倒角如何改善阻抗連續性 倒角移除角落外側多餘的銅,減少電容不連續。將角落斜切 45° 可降低導線在彎曲處的有效寬度,使阻抗連續性得以保持。倒角百分比(Miter Percentage)表示斜切角度佔角落對角的比例,通常微帶線實務設計中,倒角可移除 60-70% 的角落區域,這是微波工程文獻建議的理論值。 倒角角的核心設計規則 最佳倒角......
高速 PCB 卓越設計的微帶線設計技術
高速 PCB 微帶線設計指南 你是否曾在 PCB 外層布線高速信號時,思考所選擇的走線幾何是否能在多千兆速率下正常工作?你並不孤單。微帶線 (Microstrip) 是 PCB 設計中最常用的傳輸線結構,但它對幾何形狀、材料和製造公差都極為敏感。微帶線設計得當,信號眼圖清晰;若設計失誤,信號完整性將大幅下降。微帶線是高速 RF、PCIe Gen4 或高速 ADC 數據線的核心結構。 微帶線是什麼以及其工作原理 微帶線基本上是在 PCB 外層的導電線路,下面由連續的接地層隔離。它處於混合介電環境中,一部分電磁場穿過線路下方的基板,另一部分穿過上方的空氣或塗層。這種環境使微帶線既方便又挑戰設計。 影響電氣特性的關鍵參數包括: 特性阻抗 (Z0): 取決於線寬、介電厚度、介電常數和銅厚。單端通常 50Ω,差分對 90Ω-100Ω。 有效介電常數 (Dk eff): 是基板 Dk 與空氣 Dk 的加權平均,通常低於基板 Dk。例如 FR4 板 Dk 約 4.2-4.5,微帶線有效 Dk 約 3.0-3.5。 傳播延遲: FR4 微帶線約 5.3-6.0 ps/mm,比條線快,因有效 Dk 較低。 衰減: ......
針床測試在專業 PCB 製造中的優勢
Bed of Nails 測試指南 你是否曾想過,製造商如何每天測試數千塊 PCB 卻不讓生產線變慢?答案通常是使用一種看似狡猾的設備,稱為「Bed of Nails(釘床)測試裝置」。這個平台上有數百根小型彈簧針,每根針都精準對應 PCB 上的特定測試點。它可以在幾秒鐘內檢查整塊 PCB 的電氣完整性,包括短路、開路和元件缺陷,甚至在板子離開工廠之前就完成檢測。 在大規模生產 PCB 時,測試是不可或缺的步驟。它決定了產品的可靠交付與保固退貨之間的差異。釘床測試是專業 PCB 製造中關鍵的一環,雖然現今飛針測試越來越普及,但在高產量生產中,釘床測試仍然是黃金標準。由於其速度快、重複性高、缺陷覆蓋面廣,它幾乎無法被替代。 什麼是 Bed of Nails 測試及其運作原理 釘床測試裝置是一種特殊的電子測試治具,主要應用於電子 PCB 的在線測試(ICT)。名稱直譯即「釘床」。裝置由剛性板(通常為環氧酚醛玻纖板 G-10)、一組彈簧針(通常稱為 pogo pin)組成,這些針孔精確對應 PCB 上的測試點、通孔或焊盤。 實際運作流程如下:待測板(DUT)放置於治具上,透過機械壓板、真空或夾殼機構將板......