為什麼公差分析是可靠且具成本效益 PCB 生產的關鍵

您是否曾經把一片在電腦螢幕上看起來完美無缺的電路板送去製造，結果卻發現零件裝不上去？也許是壓入式連接器無法配合，或細間距 QFN 的落點稍微偏離目標。我也遇過這種情況，而且幾乎每一次，主要原因都與公差分析有關。CAD 模型在數學上是精確的，但工廠製程不是。沒有任何製造流程能完美做出與設計檔完全一致的複製品。孔可能稍微大一點或小一點，銅厚可能稍厚或稍薄，壓合過程中各層之間也可能出現幾微米的位移。這些偏差都很小，但會累積起來。

如果您沒有注意這些偏差如何累積，最後可能會得到技術上「符合規格」，但實際上無法組裝的電路板。在本文中，我想帶您了解什麼是公差分析、它如何應用於 PCB，以及工程師用來預測最壞情況的三種主要方法。我們也會說明現代製造商如何處理這個問題，確保您的設計能從螢幕上的圖面順利落實到實體產品。讓我們開始吧。

了解 PCB 製造中的公差分析

什麼是公差分析？其目的為何？

公差分析是一種判斷各個單獨零件或特徵的公差，也就是變異，如何累積並影響最終組裝結果的方法。您的PCB 上的每個尺寸，例如鑽孔、線寬、焊盤位置等，都有一個在不造成問題的前提下可允許偏離的範圍，這就是公差。製造商能保證該特徵會落在這個範圍內，但不會保證它一定剛好等於標稱值。

它的目標非常直接且有效：您要確保即使所有偏差都朝不利方向累積，電路板仍能在機械與電氣上正常運作。這代表連接器仍能正確連接、導孔仍落在其孔環內，而受控阻抗走線仍能達到目標值。簡而言之：公差分析就是讓工程設計擺脫猜測。您不需要交叉手指祈禱緊湊的公差能撐過量產；您會知道它是否能做到。這正是 99% 可靠設計與 70% 可靠設計之間的差距。

設計公差與量產現實之間的關係

您可能很喜歡自己的 CAD 工具，也很樂於畫出 0.20 mm 線寬與 0.15 mm 間距。從圖面上看，這沒有問題。然而，現實中存在蝕刻公差，銅箔可能會被蝕刻得比圖面更窄或更寬，進而消耗掉蝕刻公差。最終成孔直徑與鑽頭直徑之間也存在同樣差異。鑽孔後會進行孔壁電鍍，使完成孔徑變小；而鑽頭在數千次鑽孔過程中也會逐漸磨耗。量產現實一直在變動；您的標稱數字永遠不會直接等於最終結果。優秀的設計師會在設計檔中加入裕度，因為他們理解這些差異。公差分析就是把這些裕度量化，而不是憑感覺猜測。

公差分析最重要的主要區域

孔徑、焊盤尺寸與線寬控制

某些特徵比其他特徵更容易受到變異影響。典型例子是鑽孔形成的孔，依照孔類型與電鍍情況，常見製造公差約為 ±0.05 mm 至 ±0.1 mm。若未納入考量，壓入式針腳或高精度安裝孔可能會失效。下一個關鍵區域是孔環。圍繞鑽孔的銅環稱為孔環，即使鑽孔偏移、層間產生位移，它仍應保持高於最小要求。當焊盤太小且鑽孔偏心時，就會在焊盤邊緣出現 breakout，也就是孔碰到焊盤邊緣甚至破出焊盤。在高密度與阻抗控制設計中，線寬與線距極為重要。我通常會優先檢查以下項目：

• 鑽孔到銅箔的間距，可能因鑽孔偏移而縮小。
• 在對位誤差下可能破出的孔環。
• 線寬 對受控阻抗中蝕刻公差的敏感度。
• 線與線之間最嚴格的間距是否仍能滿足蝕刻需求。

層間對位、銅厚與防焊對位

多層板會引入一個全新的維度：各層之間如何對齊。層間對位表示層壓結構中各銅層的位置精度，這會直接影響埋孔與內層孔環。銅重也有公差。標稱 1 oz 銅厚的實際厚度會落在一個範圍內；外層最終電鍍後的銅厚可能有明顯差異，進而改變阻抗與載流能力。

如果需要承載大電流，銅厚公差就必須成為實際計算的一部分。最後，防焊對位決定防焊開窗相對於焊盤的準確度。若防焊偏位，可能會侵入焊盤，或讓焊盤旁的銅箔暴露，導致細間距零件發生錫橋。

常見公差分析方法與工具

Worst-Case、RSS 與 Monte Carlo 方法

公差分析主要有三種方法，使用哪一種取決於您希望採取多保守的假設。它們對偏差集合的處理方式各不相同。

1. Worst-Case 分析就是把所有公差極限朝同一方向相加。它假設所有特徵都同時偏到各自極限，也就是最壞情況。這可確保設計不會失效，但可能過度保守，並造成不必要且昂貴的嚴格公差要求。
2. RSS（Root Sum Square，平方和開根號）位於極端相加與現實分布之間。當多個公差相加時，它不是直接加總公差，而是在假設所有變異皆為常態分布的前提下，取各公差平方和的平方根。它反映了現實情況：大多數時候，不會所有特徵都同時偏到極限，因此可在特定信心水準下提供更實際的組合結果。
3. Monte Carlo 模擬是一種隨機抽樣方法。軟體會依照每個尺寸的分布隨機取值，建立一片虛擬電路板，並重複數千次，以繪製實際結果分布。這是最靈活且準確的方法，尤其適合非常態分布，但需要良好的製程資料與工具支援。

使用公差疊加分析處理關鍵特徵

如果某個尺寸需要多個偏差累積，就必須進行公差疊加分析。這種方法會將尺寸鏈中的各個公差加總，以判斷最終累積公差。一個簡單例子是內層孔環。最終銅箔與孔的位置關係，來自鑽孔公差、鑽孔偏移與層間對位的組合。公差疊加可用來判斷在最壞組合下是否仍有足夠銅環。這幾乎是我每次撰寫相關技術內容時都會做的事。

1. 確定可能失效的關鍵尺寸。
2. 選擇方法：若重視安全裕度，可使用 Worst-Case；若重視現實分布，可使用 RSS／Monte Carlo。
3. 將公差相加，並與您的最低要求比較。
4. 如果裕度過薄，可嘗試調整焊盤尺寸、焊盤間距或層別設計。
5. 降低製造缺陷並提升良率。

完整公差分析的效益

降低製造缺陷並提升良率

公差分析最直接的效益就是良率。當您依照實際變異來設定特徵尺寸，越少電路板會在製造與組裝過程中落出可接受範圍，良率也會直接提升。孔環破出、錫橋與阻抗漂移等缺陷，通常本質上都是公差問題。在設計發佈前分析疊加結果，就能在螢幕上抓到這些問題，而不是在檢驗台上才發現。IPC-A-600 等 IPC 標準會定義什麼是可接受的品質，而公差分析就是讓設計能穩定落在這些等級要求內的方法。良率越高，交期就越可預測。不需要重工的電路板能順利流過產線，這對從原型走向量產尤其重要。

透過減少改版與報廢降低成本

每一次電路板失效，都代表材料、能源與時間被浪費。如果設計變更迫使您回到佈局、製造與驗證流程，顯性成本會很高。這不只是金錢，也可能是數週時間。公差分析會把工作前置到設計階段，而此時修改成本最低。在 CAD 中花幾分鐘抓出過薄孔環，遠比在 1,000 片量產後才發現問題便宜得多。幾小時的分析可能帶來很高的投資報酬。這裡也存在一個平衡點：如果所有公差都收得很緊，製造成本會上升；如果非關鍵公差能適度放寬，就能節省成本。正確分析能幫助您判斷哪些功能真正需要精度，哪些地方可以放寬。

JLCPCB 對公差分析的專業做法

提供詳細公差回饋的進階 DFM 審查

這正是良好製造夥伴能發揮作用的地方。在電路板正式製造前，JLCPCB 會對所有訂單執行自動可製造性設計（DFM）檢查，以標示超出其公開公差與製程能力範圍的特徵。這類回饋是基於真實世界的製造限制。如果孔環接近臨界值、鑽孔到銅箔間距過小，或線寬小於可可靠蝕刻的最小值，系統會提醒您加寬孔環或調整相關特徵，讓您能以最低成本在 CAD 中輕鬆修正。這相當於為您完成第一輪公差檢查。

起價 $2，最快 1–2 天交付，讓您能快速製作原型，並用真實電路板驗證公差假設，再更有信心地擴大量產。可靠且具成本效益的生產，關鍵就在於這個回饋循環：設計、量測、修正。

橫跨所有製造階段的精密製程控制

如果沒有能實現這些數值的製程，分析就只是一紙空談。JLCPCB 嚴格控制鑽孔、蝕刻、壓合與電鍍流程，確保實際電路板落在其 DFM 指定的限制範圍內。這些控制涵蓋上文提到的各個區域：

• 孔徑精度與電鍍成品均勻性。
• 蝕刻控制，以獲得可預測的線寬與線距。
• 透過層間對位實現可靠的多層板疊構。
• 適用於細間距焊接開窗的防焊對位。

公差分析常見問題

結論

公差分析是一門較少被提及，但非常關鍵的工程方法，它能區分「看起來可以投產」的設計，以及真正能穩定出貨的設計。當您知道每個孔、每條走線與每一層都存在真實世界變異，並結合 Worst-Case、RSS 或 Monte Carlo 方法使用這些變異，就能用證據取代希望。這帶來的回報包括更高良率、更少重新改版，以及更低報廢率。隨著電路板的裕度越來越小、密度與速度越來越高，公差疊加分析的重要性只會繼續增加。若要落實這些原則，JLCPCB 的自動化 DFM 審查與精密製造能確保公差符合實際生產需求。為變異預先規劃，並針對變異進行測試，您的產品會因此受益。