PCB 天線設計:類型、原理與最佳實踐
1 分鐘
- PCB 天線基礎理論:
- 天線類型:
- 天線參數:
- 天線的物理設計:
- 曲折倒 F 型天線(MIFA):
- 天線調諧與匹配:
- PCB 天線的設計考量:
- 性能測試與優化:
- 結論:
在這個被無線通訊環繞的世界中,對於小巧、廉價且可靠的天線需求從未如此之高。天線是電磁波的應用。關於天線有許多理論和實作,但只有少數獲得認可。對於無線數據傳輸,一個解決方案可以是使用印刷電路板(PCB)天線。使用 PCB 天線代表了一種方便的解決方案,可將其直接整合到電子設備中,從而消除了對笨重外部天線的需求。無論您的天線是作為印刷元件放置還是從貨架上取下,對 PCB 設計師來說,深入了解天線的工作原理都很重要。在本文中,我們將介紹天線背後的一些主要概念,以便工程師了解如何設計、選擇和放置天線。
設計良好的天線可確保無線產品達到最佳的操作距離。它能從無線電傳輸的功率越多,在給定的封包錯誤率(PER)和接收器靈敏度下,能覆蓋的距離就越大。同樣地,在接收端,調校良好的無線電可以在天線接收到最小輻射入射的情況下工作。RF 佈局以及
無線電匹配網路需要妥善設計,以確保大部分來自無線電的功率能到達天線,反之亦然。
PCB 天線基礎理論:
天線是互易性元件,它們在提供電壓和電流時會發射電磁波,或者接收電磁波並將其轉換為電壓和電流。天線基本上是一個暴露在空間中的導體。如果導體的長度是信號波長的某個特定比率或倍數,它就成為一個天線。這種情況稱為「諧振」,因為饋入天線的電能被輻射到自由空間中,導體的長度為 λ/2,其中 λ 是電信號的波長。天線由具有特定阻抗(例如 50 Ω)的天線饋線饋電,並傳輸到阻抗為 377 Ω 的自由空間。因此,天線幾何形狀有兩個最重要的考量因素:
1. 天線長度
2. 天線饋線
天線可以根據其幾何形狀設計來接收電場或磁場。最簡單的天線是特定長度的單根導線。磁性天線使用導線迴路,系統中的發射器/接收器元件就像一個負載,構成包含環形天線的完整電路。
天線類型:
任何長度為 λ/4 的導體,暴露在自由空間中、位於接地平面上方並具有適當的饋線,都可以成為有效的天線。根據波長的不同,天線可以像汽車的 FM 天線一樣長,也可以像信標上的微小走線一樣短。對於 2.4 GHz 的應用,大多數 PCB 天線屬於以下類型:
1. 導線天線: 這是一段在 PCB 上方自由空間中延伸的導線,其長度與接地平面上方的 λ/4 相匹配。這通常由 50-Ω 傳輸線饋電。由於其尺寸和三維暴露特性,導線天線提供了最佳的性能和 RF 範圍。導線可以是直線、螺旋線或環形。這是一種三維(3D)結構,天線位於 PCB 平面上方 4-5 毫米的高度,突出到空間中。
2. PCB 天線:這是在 PCB 上繪製的走線。這可以是直線走線、倒 F 型走線、曲折走線、圓形走線,或是根據天線類型和空間限制帶有彎曲的曲線。在 PCB 天線中,天線變成與 PCB 同一平面上的二維(2D)結構。將暴露在自由空間中的 3D 天線轉化為 PCB 平面上的 2D PCB 走線時,必須遵循一些指導方針。PCB 天線需要更多的 PCB 面積,效率低於導線天線,但更便宜。它易於製造,並且具有 BLE 應用可接受的無線範圍。
3. 晶片天線:這是一種小型封裝 IC 中的天線,內部封裝有導體。當空間有限,無法印刷 PCB 天線或支援 3D 導線天線時,這非常有用。
天線參數:
回波損耗:天線的回波損耗表示天線與 50-Ω 傳輸線(TL)的匹配程度。TL 特性阻抗通常是 50 Ω,儘管也可能是其他值。商業天線和測試設備的行業標準是 50-Ω 阻抗,因此使用這個值最為方便。回波損耗表示由於不匹配,有多少入射功率被天線反射回來。一個理想的天線,在完美匹配時,將輻射全部能量而不產生任何反射。
如果回波損耗為無窮大,則表示天線與 TL 完美匹配。在大多數情況下,回波損耗 ≥ 10 dB 被認為是足夠的。10 dB 的回波損耗表示 90% 的入射功率進入天線進行輻射。
頻寬:頻寬表示天線的頻率響應。它表示天線在整個感興趣的頻帶內(例如,對於 BLE 應用,在 2.40 GHz 到 2.48 GHz 之間)與 50-Ω 傳輸線的匹配程度。
輻射效率:一部分未被反射的功率會以熱量或熱損耗的形式在天線中消散。熱損耗是由於 FR4 基板中的介電損耗和銅走線中的導體損耗造成的。此資訊被表徵為輻射效率。100% 的輻射效率表示所有未被反射的功率都輻射到自由空間。對於小型 PCB,熱損耗很小。
輻射場型:輻射場型表示輻射的方向特性,即哪些方向輻射較多,哪些方向輻射較少。此資訊有助於在應用中正確定向天線。
增益:增益表示在感興趣的方向上的輻射,與均勻向所有方向輻射的等向性天線相比。這以 dBi 表示——即與理想的等向性天線相比,輻射場有多強。
天線的物理設計:
天線設計師的目標,無論是在 PCB 上還是作為外部元件整合,都是定義天線的幾何形狀,以滿足某些特定的操作目標:
- 高輻射效率
- 沿饋線和前端低損耗
- 方向性(輻射場型)
- 饋線匹配
- 足夠的頻寬
天線的物理設計及其在 PCB 中的放置將決定上述所有操作特性。用於天線設計的場求解器可以透過兩種方式使用:在頻域中確定天線本體中的電壓和電流分佈(使用矩量法或邊界元素法),或確定天線周圍輻射的電磁場。
一旦確定了天線周圍的電磁場,就可以使用軟體來確定輻射場型和輻射效率。天線的場求解器通常在頻域中操作,因此這些值可以繪製為頻率的函數。這然後讓設計師能夠確定天線的發射頻寬。
曲折倒 F 型天線(MIFA):
MIFA 因其小巧的尺寸和高效的性能,成為人機介面裝置(HID)中廣泛使用的天線。Cypress 開發了一種穩健的 MIFA,在小封裝中提供了卓越的性能。
- 尺寸:7.2 毫米 × 11.1 毫米(284 密耳 × 437 密耳)
- 適用於:無線滑鼠、鍵盤、簡報器和其他 HID 應用
- 設計:天線走線寬度全為 20 密耳。可能根據 PCB 疊層間距而變化的主要參數是 RF 走線(傳輸線)的寬度(W)。
天線調諧與匹配:
天線調諧確保在所需頻帶內,從晶片輸出端向天線測量時,回波損耗大於 10 dB。此過程對於發射和接收中的高效功率傳輸至關重要。透過我們關於此主題的近期部落格,了解更多關於i阻抗匹配的資訊。
- 發射模式:回波損耗大於 10 dB 確保晶片輸出的 90% 功率傳輸到天線。
- 接收模式:在看向無線電時應遵循相同的調諧程序,以確保阻抗為 50 Ω。這保證了 90% 的接收功率傳輸到無線電。
由於天線調諧和無線電調諧都涉及優化阻抗匹配,因此它們統稱為天線調諧。當無線電的輸出阻抗是天線阻抗的共軛複數時,功率傳輸最大化。在大多數天線調諧過程中,這是透過以下方式實現的:
- 將天線阻抗轉換為 50 Ω
- 將平衡不平衡轉換器匹配到 50 Ω
PCB 天線的設計考量:
在進行 PCB 天線設計時,應考慮幾個主要因素,以在最小的空間需求下達到最佳性能:
1. 頻帶:無線系統的操作頻率用於確定 PCB 天線的尺寸和配置。設計方程式和模擬工具可用於針對特定頻帶優化天線尺寸。
2. 天線幾何形狀:PCB 天線的幾何形狀,包括形狀、尺寸和佈局,直接影響輻射場型、效率和阻抗。需要仔細的設計考量才能達到最佳性能。
3. 接地平面:一個連續且連接良好的 PCB 接地平面幾乎在每個應用中都是必要的,尤其是在涉及 PCB 天線時。在這種情況下,接地平面充當參考點,並有助於最小化輻射損耗。
4. 阻抗匹配:為了以最小的信號反射和損耗達到最大的輻射性能,將 PCB 天線的阻抗與內部電路的阻抗匹配至關重要。匹配網路、短截線調諧和其他阻抗匹配元件可用於實現阻抗的最佳匹配。天線阻抗不匹配會造成不必要的損耗和信號偏差。
性能測試與優化:
PCB 天線設計完成後,必須進行測試和必要的優化,以確保符合所需的規格和標準。各種測試方法,例如:
- S 參數測量
- 輻射場型測量
- 阻抗匹配分析
結論:
總而言之,PCB 天線的設計需要仔細考量各種因素,包括頻帶、天線幾何形狀、接地平面和阻抗匹配。這些是電子和電磁學的關鍵部分,如果設計不正確,理論就會失效,天線也完全無法工作。透過遵循最佳實踐,並結合使用先進的設計和測試技術,使用者可以為各種無線通訊產品開發出高效、可靠且低成本的 PCB 天線。
持續學習
網口佈線一次到位:Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機,百兆與千兆介面的出貨量以億計,但在電磁干擾(EMI)輻射超標的改善案件,以及鏈路反覆斷線與重連的客訴中,網路介面佈線問題始終占有一定比例。許多設計在實體層(PHY)晶片部分直接沿用參考電路,到了磁性元件周邊卻開始憑經驗處理,任意分割接地平面,直到認證實驗室的輻射測試不合格,才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段:PHY 晶片、磁性元件(網路變壓器)與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面,後兩個區段之間則是四對 100 Ω 的媒體相依介面(MDI)差動線。先釐清三個區段的分工與設計限制,比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面,訊號頻率為 50~125 MHz。佈線要求是縮短走線、保持等長,並遠離電源與晶體振盪器區域,訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制,中心抽頭的接法由 PHY 類型決定,下方接地平面必須保持完整,禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線,必須保持嚴格對稱,單段走......
32GT/s 訊號完整性攻關:PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧(AI)伺服器與高速儲存需求增加,PCIe 5.0 每通道速率提升至 32 GT/s,單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗,收到電路板並進行測試後,才發現眼圖閉合、誤碼率升高。重新進行模擬分析,才發現問題來自累積的設計細節:阻抗偏差、玻纖效應與過孔殘樁,每一項單獨看都未必致命,但在 16 GHz 奈奎斯特頻率下疊加,就可能使鏈路失效。 PCIe 5.0 仍採用不歸零(NRZ)調變與 128b/130b 編碼,但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量,連接器、線纜與重定時器占用大部分預算,留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗,從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證,建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計,量產管控公差建議控制在 ±8% 以內,而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統:由平面、覆銅、走線及過孔組成的完整銅網路,用於提供乾淨、穩定的電壓。 控制 IR 壓降:銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔(2 oz 以上),將電壓維持在容差範圍內。 縮小迴路面積:將去耦電容靠近電源腳位,並使用短而寬的走線,以應對快速瞬態電流。 按需增加過孔:單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視:透過可靠製造商驗證銅厚、蝕刻及層疊,確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電,我一度以為所有問題都源於電源,但事實並非如此。我測試了穩壓器、更換了電容,甚至檢查了工作台電源。最後發現,問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線:它將 5 V 電源送到負載,途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」;它是由平面、覆銅、走線及過孔構成的完整銅結構,用來將電源軌傳送到所有需要它的元件。 如果不認真處理,就會出現電壓下陷及噪聲,以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路:它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南:Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環:即使 Signal Integrity 看起來良好,只要資料沒有落在正確的 Setup/Hold Window 內,系統仍然可能失效。 掌握四個核心時序參數:Setup Time、Hold Time、Clock Skew 與 Propagation Delay,都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要:它們可以降低 Delay Mismatch,並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用:Static Timing Analysis 適合全面檢查 Timing Path,而 SPICE/IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin:Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南:Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵:尤其當 BGA Pitch 降至 0.5 mm 或更小時,逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式:0.5 mm 以上通常可以使用 Dogbone Fanout;更細 Pitch 則應考慮 Via-in-Pad,並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度:Stacked/Staggered Microvia 能增加 Routing Channel,並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱:兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致,以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮:只有將佈線策略與實際 PCB 製程能力匹配,才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上,按下「Route」之後,就看到 EDA 工具幾乎無從......
PCIe 5.0 32GT/s PCB實體佈局對策:阻抗、等長與背鑽
AI伺服器、高階顯卡大量導入PCIe 5.0,32GT/s的傳輸速率相較PCIe 4.0直接翻倍。實際專案調試就能體會,這個速率已經進入微波頻段,奈奎斯特頻率來到16GHz,諧波甚至突破20GHz。 很多工程師直接沿用PCIe 4.0的佈局經驗投板,結果出現各種偶發故障:冷啟動鏈路訓練失敗、高溫下隨機降速、壓力測試時鏈路斷開。回頭做訊號完整性分析,問題幾乎都來自PCB實體層:過孔殘樁、阻抗偏差、串擾過大、玻纖效應帶來的時序偏移。下面全部基於實板除錯經驗,整理PCIe 5.0的PCB設計重點。 一、板材選用與疊層、差分阻抗管控 PCIe 5.0差分Tx/Rx標準差分阻抗依舊維持85Ω,但公差絕對不能沿用4.0的±10%,量產專案務必和板廠約束到±5%以內。線寬、線距、介質厚度三者互相牽制,不能拿網路上的通用數值直接套用,一定要拿本專案的疊層參數丟給板廠做阻抗計算。 普通FR-4板材的介質損耗在高頻下會急劇惡化,如果通道總長偏長,一定得更換低損耗板材,Megtron 6、Nelco 4000-13SI都是業界常用料;若是板內Lane走線很短,也可以權衡成本不選最高等級。 玻纖效應是非常容易被忽視的。玻......