阻抗方程式在高速設計中的角色

最初發布於 Mar 30, 2026, 更新於 Mar 30, 2026

1 分鐘

阻抗是控制訊號在系統中行為最重要的概念之一。訊號完整性問題源於阻抗不匹配所造成的訊號反射。為了確保沒有訊號損失、反射或失真，工程師必須仔細控制阻抗。電路對交流電流施加的阻力稱為阻抗。它是電路中高頻電感與電容共同作用的結果。與電阻一樣，阻抗的單位也是歐姆。不同的阻抗會導致衰減與反射，進而削弱訊號。本文將介紹阻抗的定義、與電阻、電感及電容等其他電路參數的差異，以及其方程式在高速 PCB 設計中的重要性。

阻抗 vs 電阻、電感與電容

阻抗是包含電阻、電感與電容的電路中，阻止電流流動的總等效電阻。它由電阻性與電抗性兩部分組成。電阻會將電路中的能量以熱的形式釋放；而電感與電容則將能量儲存在環繞並穿透導體的電磁場中，這些能量可被回收。

根據電路結構與頻率，阻抗整合了上述所有特性。電感與電容只在交流電路中發揮作用，而電阻則同時影響直流與交流電路。以下章節提供方程式與圖示說明。

什麼是阻抗？

符號 Z 代表阻抗，它是交流電路對電流流動所呈現的總阻力，包含電阻性（實部）與電抗性（虛部）兩部分。由於電感與電容的關係，阻抗會隨頻率變化；而電阻則穩定地抵抗電流。與電阻相同，阻抗的單位也是歐姆（Ω），但還包含相位偏移與頻率相依性。

交流電路中阻抗的一般公式為：

Z = R + jX

R 為電阻，
X 為電抗（可為電感性或電容性），
j 為虛數單位（√-1），且
ω (omega) 為角頻率 (2πf)

其中 jw （或 jω）代表阻抗中與頻率相關的部分，表示因電抗元件而隨訊號頻率變化。電抗可進一步展開為：

對電感： Xl = ωL = jwL
對電容： Xc = -1/ωC = -j/(wC)

阻抗三角形

在向量圖中，阻抗常以三角形表示：

水平軸為電阻 (R)
垂直軸為電抗 (X)
斜邊代表阻抗的大小 (|Z|)

有助於視覺化總阻抗如何由電阻與電抗共同決定。

影響 PCB 設計阻抗的因素：

什麼是特性阻抗？

特性阻抗 (Z0) 指的是傳輸線在無限長或正確終端時所呈現的阻抗。只要截面與介電特性不變，它與走線長度無關。阻抗的突變會導致部分訊號反射，這對設計能無反射地傳輸高速數位訊號的傳輸線至關重要。否則可能損害資料完整性。特性阻抗不受長度影響，而由 PCB 走線的幾何與材料決定：

Z0 = √((R + jωL)/(G + jωC))

在實際高速 PCB 設計中，R 與 G（電導）通常可忽略，因此簡化為：

Z0 ≈ √(L/C)

特性阻抗通常設定為標準值，如 50Ω（單端）或 100Ω（差分），有時 USB 差分對走線則採用 90Ω。

使用 JLCPCB 阻抗計算器：

開啟 JLCPCB 的「阻抗計算器」，選擇合適的層疊結構，輸入阻抗值及其他相關資料如板厚，即可在工程資料中產生對應的線寬與間距。

製造商重要說明： 若訂單選擇「阻抗控制」為「是」，本廠將把阻抗控制在 ±10% 公差內；若選擇「否」，我們將不主動控制阻抗，但會確保線寬與間距在 +/-20% 公差內。雙面板目前不提供阻抗控制服務。

結論

阻抗方程式是高速 PCB 設計的關鍵。了解阻抗的形成、計算與量測，可減少抖動並協助工程師維持訊號完整性。透過阻抗控制走線與 JLCPCB 阻抗計算器等工具，可快速達成目標阻抗值並加速設計流程。

從原理圖得出的理想阻抗值，可能與實際 PCB 佈線上的阻抗訊號不符，主要原因在於基板存在與走線佈局。此差異會導致串擾等現象，使阻抗偏離理想值。高頻切換電路可能產生振鈴等電源完整性問題；而在更高頻率下，電源傳輸網路的阻抗也會偏離理想電容特性，進而引發電源與訊號完整性雙重問題。