多板 PCB 設計綜合指南
1 分鐘
許多複雜的電子系統都是以多板陣列的 PCB 建構而成。這種設計方式有許多優點,其中最大的優點是提供了模組化的方法。這些 PCB 可以當作子板插入主板,使其在 Arduino 和 Raspberry Pi 等原型開發中更具相容性。如果你想開發自己的多電路板系統,可以採取一些基本步驟,確保設計具備所需的連接性。
- 在多板設計中,收集資訊並配置資料至關重要。
- 電路圖擷取與 PCB 佈局仍然相同,但現在需要在同一環境中處理所有系統板。
- 多板系統設計讓你能夠檢查並模擬整個系統,而不僅僅是單一設計。
在本文中,我們將介紹設計中定義連接性的一些基本面向,同時確保設計的訊號完整性。
多板 PCB 設計的開始
多板設計從系統中每塊板的機械外形與計畫開始。了解單一印刷電路板將如何融入整個系統。連接方式可能涉及簡單的標準連接器,如夾層連接器或排針,或整合式邊緣連接器。之後,需要制定佈局與佈線策略,將元件連接起來,同時考慮 EMC/EMI 與阻抗匹配參數。多板設計的目的是透過在單一環境中組織多個設計來縮短開發時間。為了確保你能從這種新設計模式中受益,必須更新並準備好你的流程與工作流程。
規劃多板 PCB 系統設計
建立多板 PCB 系統是一個系統級專案,需要對板間連接有明確的計畫。多板 PCB 配置涉及指定系統中所有 PCB 之間的連接。以下是一個簡化的方法:
1- 板件排列:確定每塊板的方向,考慮任何移動元件或機械限制。早期的機械建模在此至關重要,以塑造整體設計。
2- 連接器選擇: 選擇板對板連接器、邊緣連接器、軟性排線或纜線,使其符合你的板件排列並能裝入外殼內。你需要選擇能支援板件排列且能裝入外殼的連接器。
3- 板件功能: 多板系統由多個電路組成,每個電路執行特定功能。此外,這些板只會容納支援該功能所需的元件。因此,你可能需要重新考慮電路板的排列以及連接器的選擇。
4- 腳位設定: 為每個連接器分配腳位,以支援特定訊號並維持訊號完整性。在連接器電路圖中定義這些腳位。
5- 電路圖輸入: 按板組織電路圖,確保每組只包含該板特定的元件,以便於管理。
6- PCB 佈局設計: 準備好電路圖後,設計實體佈局,根據規劃的板件排列與功能需求放置元件與連接器。
在多板設計中設定 PCB 佈局:
我使用 EasyEDA,因為它免費、開源,且有龐大的線上元件庫支援。多板設計可以作為專案下的獨立檔案,包含不同的電路圖與 PCB 佈局檔案。 請參閱我們全面的設計佈局指南。 以下是一些設計見解:
設計 1:
設計 2:
最終輸出:
多電路板中的走線佈線
對於多板系統,應在初始設計規則設定、阻抗設定檔計算完成且佈線模式配置好後開始佈線。並非每塊板都需要高速介面,但可以使用邊緣連接器、纜線、軟性排線或板對板連接器在板間佈線。較慢的單端訊號(如 GPIO 或匯流排協定)也可以透過纜線跨板連接。為了維持訊號完整性,請確保所有板之間的接地一致,以避免潛在問題。
在多板設計中定義接地層
在多板佈局中,必須仔細定義接地,以支援有效的訊號佈線。為了在整個系統中保持一致的接地電位,請遵循以下步驟:
1) 在每塊板上使用接地層,以維持特性阻抗、降低 EMI/串扰,並為電源分配網路(PDN)提供強大的去耦。
2) 連接板件時,透過連接器建立接地連結,確保每塊板之間的接地連續性,增強屏蔽與訊號完整性。
3) 對於排線或雙絞線,考慮在訊號路徑之間交錯接地線,以提供清晰的參考與更強的屏蔽效果。
這些做法透過支援一致的阻抗、定義的返回路徑與最小化的串扰,提升多板佈線的訊號完整性。然而在某些設計中,無法提供這種類型的接地連接。這種情況通常發生在系統實體分散於多個機櫃,而非所有板都連接在同一外殼內時。
在多板設計中使用差動協定
在長距離佈線時,較佳的做法是使用差動協定進行佈線。在較大的系統中,特別是直流系統,接地可能承載高電流。這可能構成安全隱患,且由於高電流需求,纜線在接地連接中會產生高熱,可能導致 PCB 故障。在這類配置中,每塊電路板上的接地層應隔離,且不應彼此連接。相反地,應使用機殼與接地連接進行屏蔽,而非 PCB 接地層。
在多板系統中進行板間訊號佈線時,使用差動對是有利的,因為它們能容忍板間的接地偏移。差動協定常用於這些系統中,因為它們在板間佈線時無需連續的接地參考。一旦差動訊號返回板件並讀取差值,即可恢復資料,無需擔心佈線過程中引入的任何接地偏移。
防止多板系統中的邏輯錯誤
多板系統設計中最重要的方面之一,是定義系統中每塊板之間的邏輯連接。互連中可能出現的一些關鍵錯誤包括:旋轉方向(I/O 互換、連接埠與接腳不匹配)、短路與斷路(缺失網路/不完整網路)以及行交換(排針連接器錯位)。
邏輯連接代表跨越多個 PCB 的電路圖中所定義的連接,其中板間的每個連接都會分配一個網路定義。如果邏輯連接定義錯誤,可能導致板間連接不匹配,可能在連接器、纜線與電線之間造成短路或錯位。為了成功設計多板系統,設計工程師必須擁有多組設計資料。
結論
設計多板 PCB 系統可以大幅簡化複雜的電子系統,特別是採用模組化方法時,能促進原型開發與開發流程。使用某些付費線上軟體可以輕鬆設計複雜的多板,但對於基本原型開發與最多兩層堆疊的多板,EasyEDA 是一個不錯的選擇。
具備 PCB 設計專業知識的工程師,只要記住從定義板件方向、連接器與功能等規劃技巧,就能成功設計多板。務必確保腳位定義清晰,並在所有連接中維持訊號完整性。
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......