ESP32 BLE 指南：選擇合適晶片並設計 PCB
4 分鐘
- 哪些 ESP32 晶片支援 BLE？
- 如何為 BLE 產品選擇 ESP32
- ESP32 BLE 模組還是晶片級設計：PCB 上應放置什麼？
- ESP32 BLE 如何運作？角色、GATT 和主機協定堆疊
- ESP32 可以同時使用 Wi-Fi 和 BLE 嗎？
- ESP32 BLE 的功耗是多少？
- ESP32 BLE 通訊距離與天線位置
- 使用 JLCPCB 進行 ESP32 BLE PCB 組裝
- 結論
- ESP32 BLE 常見問題
重點摘要
- ESP32 支援 BLE：大多數 ESP32 晶片都支援藍牙低功耗（BLE），但 ESP32-S2 只支援 Wi-Fi，而 ESP32-P4 沒有內置無線電。原始 ESP32 另外支援藍牙經典，新款型號則提供 Bluetooth 5 功能。
- Wi-Fi 與 BLE 共存：Wi-Fi 和 BLE 共用同一個 2.4 GHz 無線電，並以交替方式使用。大量 Wi-Fi 活動可能降低 BLE 吞吐量或中斷掃描，因此兩項功能需要一起測試。
- 功耗：在保持 BLE 連接的輕睡眠期間，32.768 kHz 外部晶體可以大幅降低功耗。
- 天線位置：將 ESP32 模組的 PCB 天線放在電路板邊緣附近，最好讓天線伸出板邊。在指定天線禁佈區內避免放置銅箔、走線和元件，以免降低無線通訊距離。
大多數 ESP32 晶片都支援藍牙低功耗（BLE），ESP32-S2 和 ESP32-P4 是例外。
選擇哪一款晶片，取決於專案的藍牙要求。原始 ESP32 支援藍牙經典，而 ESP32-S3、ESP32-C 系列和 ESP32-H2 等新款型號則提供 Bluetooth 5 功能。如果需要透過編碼 PHY 實現更長通訊距離，應確認所選晶片支援該功能。
除了晶片選擇，設計 PCB 時還有四項重要考量：使用模組還是裸晶片、天線位置、睡眠時鐘要求，以及藍牙認證。
本指南將介紹：
- 哪些 ESP32 晶片支援 BLE，以及哪款晶片適合你的產品
- ESP32 BLE 的運作方式，以及 Wi-Fi 和 BLE 如何共用同一個無線電
- 如何在 PCB 上降低 ESP32 BLE 功耗並提高通訊距離
- 產品上市前需要完成哪些藍牙認證
圖：ESP32 BLE 系列與功能圖表。
哪些 ESP32 晶片支援 BLE？
原始 ESP32、ESP32-S3、ESP32-C2、ESP32-C3、ESP32-C5、ESP32-C6、ESP32-C61 和 ESP32-H2 都支援 BLE。ESP32-S2 是只支援 Wi-Fi 的晶片，而 ESP32-P4 沒有無線電。
下表根據 Espressif 官方 ESP-IDF 文件整理，對比主要無線功能：2M PHY 可以將標準 1M PHY 的吞吐量提高一倍，而編碼 PHY 則以較低數據速率換取更長通訊距離。
| 晶片 | Bluetooth LE | Bluetooth Classic（BR／EDR） | 2M PHY 和編碼 PHY | 其他無線功能 |
|---|---|---|---|---|
| ESP32 | 支援，Bluetooth 4.2 功能集 | 支援 | 不支援 | Wi-Fi 4 |
| ESP32-S3 | 支援，Bluetooth 5（LE） | 不支援 | 支援 | Wi-Fi 4 |
| ESP32-C2 | 支援，Bluetooth 5（LE） | 不支援 | 支援 | Wi-Fi 4 |
| ESP32-C3 | 支援，Bluetooth 5（LE） | 不支援 | 支援 | Wi-Fi 4 |
| ESP32-C5 | 支援，Bluetooth 5（LE） | 不支援 | 支援 | 雙頻 Wi-Fi 6、IEEE 802.15.4 |
| ESP32-C6 | 支援，Bluetooth 5（LE） | 不支援 | 支援 | Wi-Fi 6、IEEE 802.15.4 |
| ESP32-C61 | 支援，Bluetooth 5（LE） | 不支援 | 支援 | Wi-Fi 6 |
| ESP32-H2 | 支援，Bluetooth 5（LE） | 不支援 | 支援 | IEEE 802.15.4，不支援 Wi-Fi |
| ESP32-S2 | 不支援 | 不支援 | 不支援 | Wi-Fi 4 |
| ESP32-P4 | 不支援 | 不支援 | 不支援 | 無 |
注意
原始 ESP32 通過了 Bluetooth LE 5.0 認證，但 Espressif 表示，其硬件只支援 Bluetooth LE 4.2，不支援 Bluetooth LE 5.0 的新功能。
如何為 BLE 產品選擇 ESP32
應根據專案中不可妥協的要求選擇 ESP32 型號，包括藍牙經典、長距離支援、Wi-Fi 整合、IEEE 802.15.4（Thread／Zigbee），或較高的連接數量。
下表將各項需求與適用晶片對應：
| 情況 | 建議選擇 |
|---|---|
| 需要 BLE 和藍牙經典，例如音訊或串列埠設備 | 原始 ESP32 |
| 低成本 Wi-Fi 加 BLE | ESP32-C3 或 ESP32-C2 |
| 使用編碼 PHY 的長距離 BLE | 任何 Bluetooth 5 晶片，例如 ESP32-C3、ESP32-S3 或 ESP32-C6 |
| BLE 加 Thread 或 Zigbee，例如 Matter over Thread 設備 | ESP32-C6、ESP32-C5 或 ESP32-H2 |
| 只需要 BLE，不需要 Wi-Fi | ESP32-H2 |
| 需要更多同時 BLE 連接 | ESP32-C6、ESP32-C5 或 ESP32-H2 |
- ESP32：作為 BLE 伺服器時，最多可以建立 9 個客戶端連接；為保持穩定連接，建議使用 3 個。
- ESP32-C3：最多 8 個連接，由中央角色和周邊角色共用。
如需比較兩款熱門型號，請參閱 ESP32-C3 與 ESP32-S3 比較。
選擇規則：如果產品需要藍牙經典，應使用原始 ESP32；如果需要任何 Bluetooth 5 功能，應選擇較新的晶片。
ESP32 BLE 模組還是晶片級設計：PCB 上應放置什麼？
除非你的工程團隊具備專業 RF 設計能力，並且大量生產足以支持自訂晶片級佈局，否則建議選擇已預先認證的模組。
模組已經包含 RF 匹配網絡、天線或天線連接器、快閃記憶體和主晶體。
圖：ESP32 BLE 模組與晶片級 ESP32 設計比較。
Espressif 會調整 RF 電路，並取得模組的 RF 認證。晶片級設計則是將裸 ESP32 晶片直接放在你的電路板上，因此需要自行設計 RF 電路。
| 特性 | ESP32 模組 | 晶片級 ESP32 設計 |
|---|---|---|
| 例子 | ESP32-WROOM-32E、ESP32-C3-MINI-1 | 裸 ESP32 或 ESP32-C3 晶片 |
| RF 匹配和天線 | 由 Espressif 提供並完成調整 | 由你自行設計和調整 |
| 快閃記憶體和主晶體 | 已包含 | 需要自行添加，除非晶片內置封裝快閃記憶體 |
| RF 認證 | 資料表會列出模組證書；成品仍需進行自身監管評估 | 產品需要自行進行 RF 測試 |
| 藍牙認證 | 產品仍然需要進行認證 | 產品仍然需要進行認證 |
ESP32 BLE 如何運作？角色、GATT 和主機協定堆疊
可連接的 ESP32 BLE 設備會廣播廣告資料，接受傳入的連接請求，然後透過通用屬性協定（GATT）交換結構化資料。通用存取協定（GAP）則定義每個設備在發現和連接過程中所扮演的角色。
圖：ESP32 BLE 周邊設備角色。
ESP32 BLE 角色：周邊設備、中央設備、廣播器和觀察者
| 角色 | 功能 | 典型設備 |
|---|---|---|
| 周邊設備 | 廣播，然後接受連接 | 感測器、可穿戴設備、智能開關 |
| 中央設備 | 掃描，然後發起連接 | 手機、閘道器 |
| 廣播器 | 只發送廣告資料，不建立連接 | 信標 |
| 觀察者 | 只接收廣告資料，不建立連接 | 數據記錄器 |
ESP32 可以同時扮演多個角色。例如，閘道器可以作為中央設備連接感測器，同時作為周邊設備連接手機。
ESP-NimBLE 與 ESP-Bluedroid：應該選擇哪個主機協定堆疊？
Espressif 的 IoT 開發框架 ESP-IDF 提供兩種藍牙主機協定堆疊，它們都運行在晶片的藍牙控制器之上。
| 特性 | ESP-NimBLE | ESP-Bluedroid |
|---|---|---|
| Bluetooth LE | 支援 | 支援 |
| 藍牙經典 | 不支援 | 支援，僅限原始 ESP32 |
| 堆積和快閃記憶體使用量 | 較低 | 較高 |
| 典型用途 | 只使用 BLE 的產品 | 雙模 ESP32 產品 |
- 選擇 ESP-NimBLE：適合只使用 BLE 的產品。Espressif 表示，相比 ESP-Bluedroid，它需要較少堆積和快閃記憶體。
- 選擇 ESP-Bluedroid：適合需要藍牙經典的原始 ESP32 產品。
ESP32 可以同時使用 Wi-Fi 和 BLE 嗎？
可以，兩者透過分時多工實現共存。由於 ESP32 硬件只有一個共用 2.4 GHz 無線電，Wi-Fi 和 BLE 會交替使用無線電。在其中一項功能使用無線電時，另一項不能同時發送或接收。
圖：ESP32 Wi-Fi 和 BLE 共存時間線，顯示單一無線電如何分時使用。
共存模組會分配無線電優先級和時間片。當 Wi-Fi 和 BLE 都已連接時，每項功能會獲得共存週期的 50% 時間；該週期從接入點信標時間開始，持續超過 100 ms。
不同 Wi-Fi 模式下的 ESP32 Wi-Fi 和 BLE 共存
Espressif 對 ESP32 和 ESP32-C3 的不同組合評級如下：
| Wi-Fi 狀態 | 同時進行 BLE 掃描、廣播或連接 |
|---|---|
| 設備掃描、連接或已連接 | 支援且穩定 |
| SoftAP 發送信標 | 支援且穩定 |
| SoftAP 正在連接或已連接客戶端 | 支援，但性能不穩定 |
| 嗅探器模式 | 支援，但性能不穩定 |
取捨：當 Wi-Fi 佔用無線電時，BLE 流量必須等待，因此當兩個無線功能同時繁忙時，BLE 吞吐量和掃描結果可能下降。
ESP32 BLE 的功耗是多少？
ESP32 BLE 功耗主要取決於廣播和連接間隔所決定的無線電工作週期，以及兩次事件之間使用的低功耗睡眠狀態。
- 廣播間隔：20 ms 至 10.24 s，以 0.625 ms 為步進。間隔越長越省電，但設備被發現的速度也會變慢。
- 連接間隔：7.5 ms 至 4.0 s，以 1.25 ms 為步進。在連接事件之間，設備可以進入睡眠。
- 周邊設備延遲：當沒有數據需要發送時，周邊設備可以跳過連接事件。
Espressif FAQ 列出的原始 ESP32 數據顯示，在每 40 ms 廣播一次時，平均電流約為 42.67 mA。在 80 ms 連接間隔下，平均電流約為 35.33 mA，峰值為 142.1 mA。這些測量值中的最低電流為 32 mA，表示晶片在無線電事件之間仍然保持喚醒。兩次事件之間的輕睡眠，才是降低平均功耗的關鍵。
圖：ESP32 BLE 電流隨時間變化，顯示每個連接間隔中的無線電事件。
32.768 kHz 晶體如何降低 ESP32 BLE 睡眠電流
如果希望在最低電流下的輕睡眠期間維持 BLE 連接，應加入外部 32.768 kHz 晶體。藍牙規格要求睡眠時鐘的準確度保持在 500 ppm（百萬分之一）以內。
| 晶片 | 輕睡眠，主晶體 | 輕睡眠，32.768 kHz 晶體 |
|---|---|---|
| ESP32 | 不支援 | 1.9 mA |
| ESP32-C3 | 2.3 mA | 140 µA |
| ESP32-S3 | 3.3 mA | 230 µA |
| ESP32-C6 | 3.3 mA | 34 µA |
| ESP32-H2 | 4.0 mA | 24 µA |
以上是 Espressif ESP-IDF BLE 省電範例中的典型數據，測試時已啟用電源管理。
睡眠時鐘選擇受四項細節影響：
- 原始 ESP32：主晶體支援 BLE 調制解調器睡眠，但啟用輕睡眠後無法保持 BLE 運作，因此需要外部晶體。
- 內部 RC 振盪器：ESP32-C3 的 136 kHz RC 振盪器通常不夠準確，無法滿足 BLE 要求。Espressif 只將其評估為適合傳統廣播或掃描，不支援連接。
- 檢測：如果已安裝晶體，但藍牙低功耗初始化期間沒有檢測到，ESP-IDF 會退回使用主晶體，輕睡眠電流便會上升。
- 封裝圖形：Espressif 的 ESP32-C3-MINI-1 周邊電路圖預留了 32.768 kHz 晶體封裝圖形，並標示為不安裝，因此需要時可以加入晶體。
ESP32 BLE 通訊距離與天線位置
實際 ESP32 BLE 通訊距離取決於 PHY 選擇、發射功率設定、天線佈局和工作環境，而不只是晶片型號。
| PHY | 原始數據速率 | 對通訊距離的影響 | 適用晶片 |
|---|---|---|---|
| 1M PHY | 1 Mbps | 基準 | 所有 BLE 晶片 |
| 2M PHY | 2 Mbps | 通常比 1M PHY 短 | Bluetooth 5 晶片 |
| 編碼 PHY，S=2 | 500 kbps | 通常比 1M PHY 長 | Bluetooth 5 晶片 |
| 編碼 PHY，S=8 | 125 kbps | 通常最長 | Bluetooth 5 晶片 |
原始 ESP32 的 BLE 發射功率有 8 個級別，範圍為 −12 dBm 至 +9 dBm，每級相差 3 dBm。其他晶片具有各自的功率範圍。
ESP32 BLE 天線在 PCB 上的位置
在同時具備 Wi-Fi 和 BLE 的 ESP32 模組中，兩者共用一根天線，因此天線佈局會同時決定兩項功能的通訊距離：
- 板邊：將模組的 PCB 天線放在電路板角落，並在可能情況下讓天線伸出板邊。
- 禁佈區：在所有層的天線下方區域，避免放置銅箔、走線和元件；也可以在該區域切除電路板。
- 外殼：讓金屬遠離天線，或使用帶外部天線連接器的模組。
使用 JLCPCB 進行 ESP32 BLE PCB 組裝
JLCPCB 支援 SMT 組裝，標準 PCBA 的最小 IC 引腳間距為 0.35 mm，經濟型 PCBA 為 0.40 mm。對於 QFN（四方扁平無引腳）和 LGA（柵格陣列）等焊點隱藏在封裝下方的元件，JLCPCB 會將 X-ray 檢查作為必要的品質控制步驟。
這項要求適用於 QFN 封裝的裸 ESP32 晶片，以及 LGA 類型模組。在確定物料清單前，可以使用 JLCPCB 元件庫，檢查 ESP32 模組和 32.768 kHz 晶體的庫存和封裝資料。
結論
除了 ESP32-S2 和 ESP32-P4 外，大多數 ESP32 晶片都支援藍牙低功耗（BLE）。原始 ESP32 也支援藍牙經典，而 ESP32-S3、ESP32-C 系列和 ESP32-H2 等新款晶片則提供 Bluetooth 5 功能。不過，編碼 PHY 等特定功能會因晶片而異。
關鍵是選擇符合專案需求的 ESP32。在開始 PCB 佈局前，應先規劃模組選擇、天線位置和睡眠時鐘，並在產品上市前完成所需的藍牙認證。這些早期決策有助於避免設計問題，並改善通訊距離和電池壽命。
設計完成後，將檔案上傳至 JLCPCB，即可立即取得報價。
ESP32 BLE 常見問題
ESP32-S2 支援藍牙嗎？
不支援。ESP32-S2 只支援 Wi-Fi，而 ESP32-P4 沒有無線電。原始 ESP32、ESP32-S3、ESP32-C 系列和 ESP32-H2 支援 Bluetooth LE。
原始 ESP32 是 Bluetooth 5 設備嗎？
不是。它通過了 Bluetooth LE 5.0 認證，但 Espressif 表示其硬件只支援 Bluetooth LE 4.2。如果需要 2M PHY 或編碼 PHY，應選擇較新的 ESP32 晶片。
如果使用 ESP32 模組，仍然需要進行藍牙認證嗎？
需要。參考模組已有的藍牙設計可以減少部分測試工作，但你的公司仍須使用自己的 Bluetooth SIG 會員資格，對產品進行認證。
ESP32 BLE 需要 32.768 kHz 晶體嗎？
只有在需要低電流輕睡眠時才需要。原始 ESP32 要在輕睡眠期間保持 BLE 運作，因此需要外部晶體。較新的晶片可以改用主晶體，但睡眠電流會較高。
持續學習
ESP32 BLE 指南：選擇合適晶片並設計 PCB
重點摘要 ESP32 支援 BLE：大多數 ESP32 晶片都支援藍牙低功耗（BLE），但 ESP32-S2 只支援 Wi-Fi，而 ESP32-P4 沒有內置無線電。原始 ESP32 另外支援藍牙經典，新款型號則提供 Bluetooth 5 功能。 Wi-Fi 與 BLE 共存：Wi-Fi 和 BLE 共用同一個 2.4 GHz 無線電，並以交替方式使用。大量 Wi-Fi 活動可能降低 BLE 吞吐量或中斷掃描，因此兩項功能需要一起測試。 功耗：在保持 BLE 連接的輕睡眠期間，32.768 kHz 外部晶體可以大幅降低功耗。 天線位置：將 ESP32 模組的 PCB 天線放在電路板邊緣附近，最好讓天線伸出板邊。在指定天線禁佈區內避免放置銅箔、走線和元件，以免降低無線通訊距離。 大多數 ESP32 晶片都支援藍牙低功耗（BLE），ESP32-S2 和 ESP32-P4 是例外。 選擇哪一款晶片，取決於專案的藍牙要求。原始 ESP32 支援藍牙經典，而 ESP32-S3、ESP32-C 系列和 ESP32-H2 等新款型號則提供 Bluetooth 5 功能。如果需要透過編碼 PHY 實現更長通訊......
網口佈線一次到位：Ethernet PHY、磁性器件與 MDI 差動對佈局實操要點
工業控制閘道器、車載乙太網路、監控攝影機，百兆與千兆介面的出貨量以億計，但在電磁干擾（EMI）輻射超標的改善案件，以及鏈路反覆斷線與重連的客訴中，網路介面佈線問題始終占有一定比例。許多設計在實體層（PHY）晶片部分直接沿用參考電路，到了磁性元件周邊卻開始憑經驗處理，任意分割接地平面，直到認證實驗室的輻射測試不合格，才回頭檢查設計。 乙太網路介面在實體結構上可分為三個區段：PHY 晶片、磁性元件（網路變壓器）與 RJ45 連接器。前兩個區段之間使用 RMII 或 RGMII 並行介面，後兩個區段之間則是四對 100 Ω 的媒體相依介面（MDI）差動線。先釐清三個區段的分工與設計限制，比事後使用頻譜分析儀尋找干擾源更有效率。 一、三區段架構與佈線限制 PHY 至變壓器這個區段使用並行介面，訊號頻率為 50～125 MHz。佈線要求是縮短走線、保持等長，並遠離電源與晶體振盪器區域，訊號源端的串聯電阻不可省略。變壓器區段負責隔離與共模抑制，中心抽頭的接法由 PHY 類型決定，下方接地平面必須保持完整，禁止挖空或跨越平面分割佈線。變壓器至 RJ45 之間使用四對 100 Ω 差動線，必須保持嚴格對稱，單段走......
32GT/s 訊號完整性攻關：PCIe 5.0 PCB 佈線與過孔殘樁處理
隨著人工智慧（AI）伺服器與高速儲存需求增加，PCIe 5.0 每通道速率提升至 32 GT/s，單通道雙向頻寬為 64 Gbps。不少團隊直接套用 PCIe 4.0 的佈線經驗，收到電路板並進行測試後，才發現眼圖閉合、誤碼率升高。重新進行模擬分析，才發現問題來自累積的設計細節：阻抗偏差、玻纖效應與過孔殘樁，每一項單獨看都未必致命，但在 16 GHz 奈奎斯特頻率下疊加，就可能使鏈路失效。 PCIe 5.0 仍採用不歸零（NRZ）調變與 128b/130b 編碼，但 32 GT/s 意味著訊號邊緣更快、通道損耗預算更緊。官方規範提供整條通道約 36 dB 的損耗餘量，連接器、線纜與重定時器占用大部分預算，留給 PCB 走線的份額並不多。32 GT/s PCB 佈線的成敗，從疊構選型時就已奠定基礎。 注意事項 PCIe 5.0 的 32 GT/s 速率對 PCB 通道損耗、阻抗公差、玻纖編織效應與過孔殘樁都更加敏感。設計必須涵蓋疊構、佈線、背鑽與量產驗證，建立完整的驗證與改善流程。 一、差動對佈線核心參數 PCIe 差動對的阻抗以 100 Ω 為目標設計，量產管控公差建議控制在 ±8% 以內，而不是......
優化電源網路以實現穩定且高效能的高效能 PCB 設計
重點摘要 電源網路作為系統：由平面、覆銅、走線及過孔組成的完整銅網路，用於提供乾淨、穩定的電壓。 控制 IR 壓降：銅阻會造成電壓下降。使用較寬走線、完整覆銅或較厚銅箔（2 oz 以上），將電壓維持在容差範圍內。 縮小迴路面積：將去耦電容靠近電源腳位，並使用短而寬的走線，以應對快速瞬態電流。 按需增加過孔：單個 0.3 mm 過孔只能承載約 1 至 2 A。高電流路徑需要多個縫合過孔組成的並聯陣列。 DFM 不可忽視：透過可靠製造商驗證銅厚、蝕刻及層疊，確保設計符合實際製造條件。 曾經有一塊電路板在負載下突然掉電，我一度以為所有問題都源於電源，但事實並非如此。我測試了穩壓器、更換了電容，甚至檢查了工作台電源。最後發現，問題是一條只有 0.3 mm 寬、橫跨半塊板的細走線：它將 5 V 電源送到負載，途中損失接近 200 mV。這次經歷令我至今難忘。電源網路絕不只是「承載電壓的導線」；它是由平面、覆銅、走線及過孔構成的完整銅結構，用來將電源軌傳送到所有需要它的元件。 如果不認真處理，就會出現電壓下陷及噪聲，以及最令人難以排查的故障類型。本文將討論我現今如何看待電源網路：它們是甚麼、為甚麼在密集多電壓......
高速 PCB Timing Analysis 指南：Setup/Hold、Clock Skew、Slack 與時序最佳化
重點摘要 時序分析是高速 PCB 設計不可忽略的一環：即使 Signal Integrity 看起來良好，只要資料沒有落在正確的 Setup／Hold Window 內，系統仍然可能失效。 掌握四個核心時序參數：Setup Time、Hold Time、Clock Skew 與 Propagation Delay，都是判斷資料能否被可靠取樣的關鍵。 Length Matching、Controlled Impedance 與正確 Stackup 很重要：它們可以降低 Delay Mismatch，並保留更多正向 Timing Margin。 STA 與 Dynamic Simulation 應搭配使用：Static Timing Analysis 適合全面檢查 Timing Path，而 SPICE／IBIS Dynamic Simulation 則能觀察 Reflection、Crosstalk、Ringing 與實際 Edge Shape。 精密製造同樣會影響 Timing Margin：Trace Width、Dielectric Thickness、Copper Weight 或 Impe......
BGA Escape Routing 指南：Dogbone、Via-in-Pad、HDI 與扇出佈線
重點摘要 Escape Routing 是高密度 BGA 成功扇出的關鍵：尤其當 BGA Pitch 降至 0.5 mm 或更小時，逃逸佈線會成為 PCB Layout 的主要限制之一。 依 Pitch 選擇扇出方式：0.5 mm 以上通常可以使用 Dogbone Fanout；更細 Pitch 則應考慮 Via-in-Pad，並進行樹脂填孔與電鍍封帽。 HDI Microvia 可大幅提高佈線密度：Stacked／Staggered Microvia 能增加 Routing Channel，並有機會降低整體 PCB Layer Count。 Differential Pair 必須保持對稱：兩條訊號的 Via Structure、Stub 與 Fanout Geometry 應盡可能一致，以維持 Signal Integrity。 Stackup、DFM 與製造能力必須一起考慮：只有將佈線策略與實際 PCB 製程能力匹配，才能得到可靠且高良率的 Fine-Pitch BGA 設計。 您是否曾經把一顆 484-Ball BGA 放到 PCB 上，按下「Route」之後，就看到 EDA 工具幾乎無從......