PCB 基礎:PCB 設計中的差分對
1 分鐘
- 1. 什麼是差分對?
- 2. 差分訊號的優點
- 3. PCB 設計 注意事項
- 4. 訊號完整性分析
- 5. 結論
在現代電子技術中,高速資料傳輸變得極為重要,促使業界需要更強大且高效的訊號傳輸技術。其中一種應用於印刷電路板(PCB)設計的技術,就是使用差分對。差分訊號相較於單端訊號具有多項優勢,包括更強的抗雜訊能力、更佳的訊號完整性,以及更高的資料傳輸速率。本文將深入探討 PCB 設計中差分對的基本原理,並介紹其最佳實踐方法。
1. 什麼是差分對?
差分對由兩條傳輸大小相等、極性相反訊號的走線組成,通常參考同一接地平面。這兩條走線上的訊號振幅相同、極性相反,使得接收端可擷取兩者之間的電壓差。此電壓差即為傳輸的資料,而同時影響兩條走線的共模雜訊則會被接收器抑制。
2. 差分訊號的優點
● 抗雜訊能力:透過取兩訊號的差值,沿線拾取的任何雜訊都能被有效抵消,相較於單端訊號,抗雜訊能力更強。
● 訊號完整性:差分對的受控阻抗與緊密相鄰的走線有助於維持訊號完整性,即使在電磁干擾(EMI)與串擾存在的情況下亦然。
● 更高資料速率:差分訊號具備更優異的抗雜訊能力與訊號完整性,因此可實現更高的資料速率,非常適合用於 USB、HDMI、CAN 與乙太網路等高速通訊介面。
3. PCB 設計 注意事項
● 走線長度匹配:必須確保差分對內兩條走線的長度緊密匹配,以維持訊號同步並將偏移降至最低。任何長度不匹配都可能導致訊號劣化與時序錯誤。
● 間距與線寬:差分對兩條走線之間的間距應嚴格控制,以減少串擾並確保適當的訊號耦合。同樣地,走線寬度也應精心選擇,以達到所需阻抗,同時考慮製程限制。
● 阻抗控制:沿走線保持一致的阻抗對於減少訊號反射並確保最佳訊號完整性至關重要。差分對通常佈線於受控阻抗層,其阻抗值需與所傳輸訊號類型規定的特定值相符:
● USB(通用序列匯流排):差分對通常使用 90 Ω 特性阻抗。
● 乙太網路:10/100 乙太網路:差分對通常使用 100 Ω 特性阻抗。
● CAN(控制器區域網路):CAN 匯流排:匯流排線路通常使用 120 Ω 特性阻抗。
● 過孔擺放:用於切換 PCB 層的過孔可能引入阻抗不匹配與訊號不連續。在進行高速差分對佈線時,必須仔細規劃過孔位置,將其對訊號完整性的影響降至最低。
● 接地平面:差分對下方完整的接地平面可降低電磁干擾,並為訊號提供參考點。確保低阻抗返迴路徑對維持訊號完整性至關重要。
4. 訊號完整性分析
在敲定包含高速差分對的 PCB 佈局之前,必須使用模擬工具進行訊號完整性分析。訊號完整性分析儀與電磁模擬器等工具,可在各種條件下預測差分訊號的行為,讓設計人員能夠在設計初期就發現並解決潛在問題。
5. 結論
差分對在高速 PCB 設計中扮演關鍵角色,相較於單端訊號,可提供更佳的抗雜訊能力、訊號完整性與資料速率。遵循走線長度匹配、阻抗控制與謹慎佈線等最佳實踐,設計人員可確保差分對在設計中穩定運作。此外,利用模擬工具進行訊號完整性分析,可在製造前發現並解決潛在問題,節省開發時間與資源。只要注重細節並遵循最佳實踐,設計人員就能在 PCB 設計中充分發揮差分訊號的潛力。
總之,在 PCB 設計中運用差分對對於實現高效能、高速資料傳輸系統至關重要。透過理解基本原理並落實最佳實踐,設計人員可確保 PCB 佈局的可靠度與效率,滿足當今快速發展的科技需求。
持續學習
理解多層 PCB 疊構
簡介 印刷電路板(PCB)是現代電子產品的骨幹。它們為電子元件及其互連提供基礎,使設備能有效運作。在各種 PCB 類型中,多層 PCB 因其複雜性以及在高速度與高密度應用中的實用性而脫穎而出。本文探討多層 PCB 疊構的細節,著重於其設計、優點與挑戰。 什麼是多層 PCB? 多層 PCB 由多層基材與銅箔組成。不同於單面或雙面 PCB 僅有一或兩層,多層 PCB 具有三層以上的導電層。這些層以介電層間隔並壓合,形成緊湊且高效的設計。多層 PCB 的複雜性使其能實現更精密且高效能的電路。 來源:blog.finxter.com/learn-the-basics-of-micropython-part-2/ PCB 疊構的重要性 多層 PCB 的疊構對其性能至關重要,決定了信號層、接地層與電源層的排列,影響信號完整性、電磁干擾(EMI)與整體電氣性能。良好的疊構設計可減少串音、控制阻抗並確保可靠運作。工程師必須仔細規劃疊構,以達到最佳功能與耐用性。 多層 PCB 疊構的關鍵組成 基材:PCB 的基礎,通常由玻璃纖維強化環氧樹脂製成,提供機械支撐與絕緣。 介電層:導電層之間的絕緣層,維持所需間距與電氣隔......
高頻電路中的 EMI 濾波
電磁干擾(EMI)是由電子設備產生的不必要干擾,可能影響附近其他設備的正常運作。EMI 是由電氣電路在開關或高頻運作時所發出的電磁輻射所引起。EMI 指的是會干擾電子設備正常運作的不必要電磁能量。 1. EMI 的類型: 傳導 EMI:透過電源線或訊號線傳播,由與 EMI 源的實體接觸所引起。 輻射 EMI:透過空氣傳播,來自發射電磁場的來源,例如天線或開關電路。 常見的 EMI 來源包括電源供應器、馬達、無線通訊系統,甚至是雷電等自然現象。若未妥善控制,EMI 可能干擾敏感電子設備、降低訊號完整性,並導致醫療設備、汽車系統與航太電子等關鍵應用發生故障。 2. 常見的 EMI 來源: EMI 來源有時是天然發生的環境事件,例如雷暴與太陽輻射;但更常見的是來自其他電子設備或電氣系統。任何電子設備都可能產生 EMI,例如: 發電機:如發電機、電源供應器、電壓調節器、開關與繼電器、電池充電器及高壓輸電線等設備與周邊裝置。 高頻設備:如振盪器、計算裝置、無線電、雷達與聲納設備等在高頻下運作的裝置。 高壓機械:使用高壓與高頻的機器,包括馬達與點火系統。 由於電子系統很少獨立運作,它們通常設計為對一定程度的 ......
使用眼圖進行訊號完整性與抖動分析
訊號在導線上的傳輸方式會因發射端與接收端而異,此時就需要錯誤識別與修正方法。然而,我們如何判斷訊號是否發生變化?不言而喻,必須在 TX-RX 兩端同時使用設備逐位元追蹤並檢視資料。為什麼訊號會偏移?能否阻止根本原因?某種程度上可行,但對於無線通道的雜訊,我們幾乎無能為力。由於 EMI 與環境因素,通道(介質)往往會改變訊號。不過,眼圖(Eye Diagrams) 可作為工具,以更直觀的方式繪製資料。眼圖能提供多種資訊,包括: 訊號位準雜訊 邊緣轉換雜訊(抖動) 工作週期失真 位元錯誤率 符號間干擾(ISI) 時脈-資料偏移 上升/下降時間不足 串擾 電源雜訊 這是一種評估符號間干擾、色散與通道雜訊對基頻脈衝傳輸系統效能影響的方法。眼圖中「眼睛」越開,表示訊號失真越小。本文探討抖動與訊號完整性的概念,以及如何利用眼圖進行量測與診斷。 什麼是訊號完整性? 訊號完整性(SI)指的是電氣訊號在 PCB 或通訊通道的走線、互連與元件中傳輸時的品質。理想情況下,數位訊號應在高與低邏輯位準之間銳利切換且無失真。然而,由於寄生電容、阻抗不匹配與反射,訊號可能失真,導致時序裕度縮小與資料損壞。 訊號完整性分析 可確......
時序分析中的傳播延遲:定義、作用與範例
時間是最重要的資產!我們非常清楚這一點。但在數位電子領域,時間就是一切。你是否曾想過,數位電路是如何知道時間的?靠的不是別的,正是由振盪器產生的時脈頻率。通常我們偏好使用晶體,因為它們精準,但有時弛張振盪器也能勝任。時間流逝、時間花費,所有這些資料在數位區塊中都依賴於時脈速度。因此,影響時序行為的最基本參數之一就是傳播延遲。本文將探討什麼是傳播延遲、它為何重要,以及它如何融入時序分析,特別是在同步數位設計中。 什麼是時序分析? 時序分析是驗證數位電路中的訊號是否在所需時間限制內到達其預定目的地的過程。在同步系統中,所有邏輯轉換必須與時脈訊號正確對齊,避免建立與保持違規等問題。時序分析可分為兩種類型: 靜態時序分析(STA):無需模擬向量即可分析所有可能路徑。 動態時序分析:使用輸入向量進行模擬,檢查即時轉換。 由於速度與覆蓋率優勢,STA 在 ASIC 與 FPGA 設計中更為常用。設計會先燒錄至 FPGA,在其中完成所有功能與時序驗證後,再進入晶片製程。 理解傳播延遲: 傳播延遲(Tpd)是指訊號從邏輯閘或電路區塊的輸入端發生變化後,到達輸出端所需的時間。簡單來說,就是給定輸入後,輸出反映出變化......
RF 微波 PCB 指南:透過精密製造實現完美訊號完整性
那麼,在 PCB 的範疇裡,RF 與微波指的是什麼?RF(射頻)簡單來說就是 3 MHz 到 300 GHz 之間的訊號,而微波則進一步聚焦在 300 MHz 到 300 GHz。實務上,在 PCB 設計中,我們通常用「RF 微波 PCB」一詞來表示一塊接收與發射 500 MHz 到 100 GHz 以上訊號的電路板,且該板並非單純的被動元件。這些頻率在現代科技中無所不在:5G 蜂巢網路運行於 sub-6 GHz 到 39 GHz 的毫米波頻段;ADAS 雷達(車用)與自駕雷達工作在 77 GHz;衛星通訊則涵蓋 L 波段(1–2 GHz)到 Ka 波段(26–40 GHz)。 雷達系統與軍用電子戰更可延伸到 100 GHz 以上。Wi-Fi 6E 與 7 就連消費級 Wi-Fi 也已導入。正是這些應用的爆炸性成長,催生了對能在如此高頻下穩定運作、訊號不衰退的 RF 微波 PCB 的龐大需求。當你想從 5G 基地台榨出最後一點覆蓋距離,或讓雷達接收器達到最佳靈敏度時,每 0.1 dB 的損耗都至關重要。 挑戰:插入損耗、串擾與熱管理 設計微波 PCB 的藝術,本質上就是在三大難題之間走鋼索,且頻率......
高速受控阻抗 PCB 的完整疊構設計
在不斷演進的電子世界中,高速受控阻抗 PCB 對於追求可靠效能的設計變得日益重要。隨著現代裝置需要更快的資料傳輸速率與最小的訊號失真,工程師在設計受控阻抗 PCB 時必須考量多項因素。本文將全面介紹受控阻抗 PCB 設計,聚焦於疊構考量、實際案例以及阻抗控制 PCB 計算器的使用。 什麼是受控阻抗 PCB? 受控阻抗指的是在 PCB 傳輸線中管理電容、電感與電阻等電氣特性,其主要目標是在訊號路徑上維持一致的阻抗位準,將反射與訊號衰減降至最低。需要阻抗控制的應用包括高速數位電路、RF 通訊系統與敏感的類比電路。 為何阻抗控制如此重要? 隨著資料速率持續提升,訊號完整性成為關鍵議題。未受控的阻抗可能導致訊號反射、串擾與電磁干擾(EMI),進而造成資料損毀、通訊錯誤,甚至系統失效。受控阻抗 PCB 透過管理傳輸線上的阻抗來維持訊號完整性。 高速受控阻抗 PCB 的疊構考量 在設計高速受控阻抗 PCB時,工程師必須考量疊構,其會影響電路板的電氣效能、製造複雜度與成本。以下為需評估的重點: 1. 層數 PCB 的層數會影響其複雜度與成本。更多層數可提供更佳的阻抗控制、降低 EMI 並實現更密集的佈線,然而也......