DDR5佈線實務：疊層、等長與訊號完整性
1 分鐘
- 一、疊層與阻抗：基礎打不好後面全白搭
- 二、佈線與拓撲：把串擾和過孔影響壓到最低
- 三、長度匹配：別再只看物理長度，要按延遲卡
- 四、仿真驗證
從DDR4 3200MT/s一路漲到現在的4800MT/s，高階平台直接衝8400MT/s以上，這早就不是拉線、做等長就可以實現的數位電路，完全需要依照高頻微波的邏輯。
DDR5架構改動非常明確：工作電壓到1.1V，PMIC從主板挪到DIMM條，原單通道64-bit拆成兩個獨立32-bit子通道，且全數加On-Die ECC。但速率提高之後，訊號眼圖的高、寬都被嚴重限制，容易導致眼圖關閉、無法開機。要穩定較高的速率，只能從疊層開始完善打磨，結合電磁模擬把每段佈線的影響降到最低。
一、疊層與阻抗：基礎打不好後面全白搭
高頻訊號的品質，核心看迴流路徑完不完整。規劃疊層的時候，第一件事就是確保DQ、DQS、CK、CA這些高速線，全程都有連續的參考平面。
1疊層佈局的兩個硬原則
1）優先走內層帶狀線：關鍵的數據、選通訊號儘量塞內層，上下都夾地平面。無論是EMI控制還是抗外界干擾，都比外層強一個檔次，速率越高差距越明顯。
2）堅決不跨平面分割：電源層的分割縫，一根高速線都禁止跨過。假若必須換層，訊號過孔旁25mil以內一定要補地縫合過孔，不然阻抗直接跳變，反射嚴重。
2阻抗公差必須收緊
DDR5驅動強度比前代低，阻抗指標有微調，重點是公差需打破原有規則：
1）單端訊號（DQ、CA這類）：特性阻抗一般抓40Ω~50Ω，最常見的是40Ω和45Ω，具體跟著主晶片原廠規範走。
2）差分訊號（CK、DQS）：差分阻抗通常80Ω~90Ω，業界通用85Ω。
3）製造公差：必須從傳統±10%收緊到±5%。別覺得差一點沒事，阻抗不連續帶來的反射，到了高頻會直接吃掉眼高，對開眼影響特別大。
圖1. 布线与阻抗控制图
二、佈線與拓撲：把串擾和過孔影響壓到最低
DDR5沒有繼續用傳統Fly-by拓撲，雙子通道架構下，基本都是更短、更直接的點對點或是主從結構。佈線規則執行不到位，訊號劣化會非常明顯。
1串擾管控：出了BGA區就把間距拉開
BGA扇出區線距擠是沒辦法的事，但離開扇出區進入主佈線區之後，規則必須卡死：
同層平行走線嚴格執行3W原則，線中心距離至少是線寬的3倍；DQS、CK這類時脈敏感線，要拉到4W甚至5W，條件允許就做包地隔離，鋪地加保護走線。
上下相鄰的訊號層，走線方向一定要垂直正交，絕對禁止長距離平行重疊，不然層間耦合的串擾會非常難處理。
2過孔殘樁一定要做背鑽
高速過孔的寄生電容等效於低通濾波器，會直接衰減高頻諧波，其中殘樁的影響最大。 只要是貫穿多層板的DDR5高速過孔，全部都要做背鑽工藝，沒用到的殘樁長度儘量壓到5mil以內，上限不能超過8mil。10GHz以上的高頻分量，碰到殘樁就會產生強反射，殘樁長一點，訊號完整性直接垮掉。
圖2. DDR5 高速佈線俯視圖
三、長度匹配：別再只看物理長度，要按延遲卡
每秒幾十億次的訊號翻轉，PCB上的傳輸延遲直接決定時序裕度。DDR5不能再按老習慣，用物理長度（毫米）做等長，必須轉成以傳輸延遲（ps）為基準的匹配方式。
訊號在介質裡的傳播延遲公式是：
c是光速，Єr,eff是有效相對介電常數。
為什麼物理等長不好用？ 核心就是玻纖效應：PCB基材裡玻纖和樹脂分佈不均，同樣長度的兩條線，一條走在玻纖束上、一條走在樹脂富集區，實際延遲會差出不少，高速下足以引發時序問題。
| 訊號群組 | 相對參考基準 | 容許時間差公差 | 佈線策略建議 |
|---|---|---|---|
| DQS_t / DQS_c | 內部差分對自身 (Intra-pair) | <0.1ps (≈±0.015mm) | 嚴格相位對齊，在彎折處即時補償 |
| CK_t / CK_c | 內部差分對自身 (Intra-pair) | <0.1ps (≈±0.015mm) | 高優先級，全程帶狀線包地保護 |
| DQ / DM (Data Byte) | 對應的 DQS 數據選通線 | <0.5ps∼1.0ps | 蛇形線（Serpentine）繞線波幅距 ≥3X 線寬 |
| CA / Command | 對應的 CK 時脈信號線 | <2.0ps | 採用長度範疇比對，避免強行過度繞線 |
玻纖效應的兩種應對方式
想降低玻纖編織帶來的相位偏移，實務上兩種做法選一種就行：
1）旋轉佈線：高速訊號線相對基材玻纖網格，轉10°~15°斜向走線，避開連續沿玻纖／樹脂區走的情況。
2）指定開纖布：直接選用1067、1078或是2116型開纖玻纖布，玻纖分佈更均勻，延遲差自然就小。
四、仿真驗證
自覺佈線全按規則來，投板前也一定要跑全板級仿真。 現在DDR5收發端都有DFE這類均衡技術，傳統TDR測試已經沒辦法完整評估通道性能。仿真時要先提取佈線的S參數，頻寬至少要覆蓋到20GHz以上，再搭配IBIS-AMI模型做通道統計模擬。
眼圖是最直觀的評估標準，經過DFE均衡之後，必須滿足底線要求：
眼高：誤碼率BER=10⁻¹⁶的條件下，最小眼高不能低於50mV~70mV。
眼寬：最小眼寬要大於0.3~0.4 UI。
若仿真出來眼圖抖動嚴重，或是過衝、下衝超標，優先回查ODT片上終端的阻抗匹配設置對不對，再把敏感訊號的間距再拉開，不可全靠均衡硬拉，量產穩定性為第一原則。
持續學習
高速乙太網路PHY層PCB佈局實務：RMII／RGMII時序、差分走線與變壓器隔離設計
乙太網路在嵌入式設備、工業IoT和伺服器平台上幾乎是標配介面。從10/100Mbps到Gigabit，速率提升的同時，實體層的設計約束也跟著變嚴。實際除錯中最頭疼的一類問題是：常溫短線纜下一切正常，到了高溫機房、長距離佈線或者電磁環境複雜的現場，就開始隨機掉包、鏈路反覆up/down，甚至完全連不上。這類問題多數不是協定堆疊或驅動的鍋，而是PCB實體層佈局留下的隱患。 以下從MAC-PHY數位介面時序、MDI差分走線、網路變壓器與RJ45隔離佈局三個層面，整理Gigabit乙太網路PHY電路的佈局要點。 一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束 MAC和PHY之間的數位介面，隨速率不同分為RMII（100Mbps）和RGMII（1Gbps）。速率越高，對走線等長和時序裕度的要求越苛刻。 RMII介面佈局要點 RMII把傳統MII的信號線數精簡，用50MHz參考時脈實現100Mbps雙向傳輸。50MHz的Ref_Clk是整個介面的時序基準，這條走線要當高頻信號對待：儘量短、少打過孔，下方保持完整地平面，不能跨電源分割縫。Ref_Clk如果走線過長或跨越平面縫隙，時脈邊沿會劣化......
CAN-FD實體層PCB佈局設計要點：從差分走線到防護電路的工程細節
車載電控、工業自動化設備逐漸把CAN-FD列為主幹通信標準。相較於傳統CAN最高1Mbps的仲裁段速率，CAN-FD資料段可達5Mbps甚至8Mbps，單幀負載也從8位元組擴充到64位元組，大資料量突發傳輸的場景確實受益明顯。 但速率上去之後，訊號上升沿被壓到幾奈秒等級，PCB走線上任何一處寄生電感、阻抗不連續，或是外部電磁干擾耦合，都會直接反映在匯流排波形上。實際除錯過程中最常遇到的狀況是：協定堆疊設定、鮑率計算都確認過，板子回來之後卻隨機出現錯誤幀，個別節點不定時進入Bus-Off狀態。多數情況下問題不在軟體，而是PCB實體層佈局留下的隱患。以下從硬體設計角度，整理CAN-FD佈局需要把關的幾個關鍵環節。 一、CANH/CANL差分走線的阻抗與耦合控制 車端或設備外部走的是雙絞線，特性阻抗120Ω。訊號進入PCB板內之後，CANH與CANL的走線品質決定了板內段的共模抑制能力，也影響整個鏈路的訊號完整性。 差分阻抗必須對齊120Ω 板內CANH、CANL走線同樣要按差分120Ω設計。如果板內段阻抗和電纜段不匹配，連接器介面處就會形成阻抗斷點，高速訊號在該位置產生反射，示波器上可以看到明顯的振鈴......
DDR5佈線實務：疊層、等長與訊號完整性
從DDR4 3200MT/s一路漲到現在的4800MT/s，高階平台直接衝8400MT/s以上，這早就不是拉線、做等長就可以實現的數位電路，完全需要依照高頻微波的邏輯。 DDR5架構改動非常明確：工作電壓到1.1V，PMIC從主板挪到DIMM條，原單通道64-bit拆成兩個獨立32-bit子通道，且全數加On-Die ECC。但速率提高之後，訊號眼圖的高、寬都被嚴重限制，容易導致眼圖關閉、無法開機。要穩定較高的速率，只能從疊層開始完善打磨，結合電磁模擬把每段佈線的影響降到最低。 一、疊層與阻抗：基礎打不好後面全白搭 高頻訊號的品質，核心看迴流路徑完不完整。規劃疊層的時候，第一件事就是確保DQ、DQS、CK、CA這些高速線，全程都有連續的參考平面。 1疊層佈局的兩個硬原則 1）優先走內層帶狀線：關鍵的數據、選通訊號儘量塞內層，上下都夾地平面。無論是EMI控制還是抗外界干擾，都比外層強一個檔次，速率越高差距越明顯。 2）堅決不跨平面分割：電源層的分割縫，一根高速線都禁止跨過。假若必須換層，訊號過孔旁25mil以內一定要補地縫合過孔，不然阻抗直接跳變，反射嚴重。 2阻抗公差必須收緊 DDR5驅動強度比前......
RF PCB 佈局：常見設計錯誤與實用準則
重點摘要 阻抗控制不可妥協：所有轉接結構，包括導通孔、連接器轉接及走線彎角，都必須維持一致的 50 Ω 阻抗，以避免反射及訊號損耗。 迴流路徑完整性決定 RF 設計成敗：RF 走線絕不可跨越接地平面的分割或槽孔。每次換層時，都應以接地縫合導通孔提供連續迴流路徑。 功能分區可避免干擾：將 RF 前端電路與數位邏輯及電源管理區實體分隔，避免諧波與切換雜訊進入接收頻帶。 高頻下的導通孔設計非常重要：使用背鑽或微孔消除導通孔殘段，訊號導通孔旁也應搭配接地縫合導通孔，在換層期間維持 50 Ω 阻抗。 材料選擇會限制效能：頻率高於 2 GHz 時，FR-4 的介電損耗會降低訊號品質。若要實現控制阻抗及低損耗，應使用 Rogers RO4350B 或 Megtron 6 等 RF 級板材。 射頻印刷電路板設計是一門由物理定律決定規則的專業。在 RF PCB 佈局中，每一個銅箔特徵都是傳輸線，不只負責傳遞訊號，也會依本身的實體幾何形狀改變訊號。 頻率達到 GHz 等級時，訊號遵循的是波傳播定律，而不只是克希荷夫定律。多年數位設計所建立的某些「最佳實務」，反而可能在不易察覺的情況下破壞 RF 系統效能。 5G NR......
微帶線與帶狀線：佈局差異與使用時機
RF（射頻）PCB 設計是工程與藝術的交會點。在 RF 設計師的工具箱中，微帶線與帶狀線傳輸線是無名英雄，它們確保訊號在 PCB 上無縫傳輸，不受干擾、損耗或阻抗不匹配影響。但這兩種傳輸線究竟是什麼？又該如何選擇？讓我們深入探討，若想進一步了解 PCB，請參閱我們詳細的 PCB 製造部落格。 什麼是微帶線與帶狀線傳輸線？ 微帶線傳輸線： 微帶線是位於 PCB 表面的導電走線，下方有接地層，中間夾著介電材料（PCB 基板）。走線頂部暴露在空氣中，其電磁場行為如下： 場域部分在基板中傳播，部分在空氣中傳播。 這形成混合介電介質，賦予微帶線獨特特性。 帶狀線傳輸線： 相較之下，帶狀線是埋藏在 PCB 內兩個接地層之間的導體，完全被介電材料包圍。其電磁場行為如下： 場域完全侷限在介電材料內。 這種遮蔽使其對外部雜訊更具免疫力。 為何這些傳輸線在 RF 設計中如此重要？ 在 RF 設計中，每一毫米都至關重要。微帶線與帶狀線等傳輸線可確保： 1. 訊號完整性：防止長走線上的訊號失真。 2. 阻抗匹配：維持一致阻抗（如 50 Ω 或 75 Ω）以達到最大功率傳輸。 3. 雜訊抑制： 控制輻射與對外部 EMI 的......
PCB 佈局中的訊號完整性基礎
在PCB 設計的世界裡，訊號完整性對於確保電子訊號可靠且準確地傳輸扮演著關鍵角色。對於投身 PCB 設計的電子愛好者、業餘玩家、工程師、學生與專業人士而言，掌握訊號完整性的基礎知識至關重要。本文將深入探討訊號完整性的核心概念，並說明它們如何影響 PCB 佈局。遵循最佳實務，您就能最佳化訊號完整性，並提升整體電子系統的效能。 什麼是訊號完整性？ 訊號完整性指的是在整個傳輸路徑中維持訊號品質與完整性的能力，包含阻抗匹配、降低雜訊，以及最小化反射與串擾等訊號失真。透過維持訊號完整性，我們能實現可靠的資料傳輸、減少錯誤，並最大化系統效能。 阻抗匹配： 阻抗匹配在訊號完整性中扮演關鍵角色，可確保傳輸線的阻抗與驅動器及接收器電路的阻抗相符。正確的阻抗匹配能最小化訊號反射並最大化功率傳輸，進而達到最佳訊號完整性；其做法係依據 PCB 的基材與疊構來設定走線寬度與間距。採用受控阻抗走線與慎選元件等技術，皆有助於成功實現阻抗匹配。 傳輸線考量： 在高速設計中，訊號通常被視為傳輸線而非單純的電氣連接。傳輸線需要仔細考量走線寬度、間距與介電材料等特性。遵循特定準則，例如維持受控阻抗、最小化線長差異，以及正確地終端傳輸線......