微帶線與帶狀線：佈局差異與使用時機
1 分鐘
RF（射頻）PCB 設計是工程與藝術的交會點。在 RF 設計師的工具箱中，微帶線與帶狀線傳輸線是無名英雄，它們確保訊號在 PCB 上無縫傳輸，不受干擾、損耗或阻抗不匹配影響。但這兩種傳輸線究竟是什麼？又該如何選擇？讓我們深入探討，若想進一步了解 PCB，請參閱我們詳細的 PCB 製造部落格。
什麼是微帶線與帶狀線傳輸線？
微帶線傳輸線：
微帶線是位於 PCB 表面的導電走線，下方有接地層，中間夾著介電材料（PCB 基板）。走線頂部暴露在空氣中，其電磁場行為如下：
- 場域部分在基板中傳播，部分在空氣中傳播。
- 這形成混合介電介質，賦予微帶線獨特特性。
帶狀線傳輸線：
相較之下，帶狀線是埋藏在 PCB 內兩個接地層之間的導體，完全被介電材料包圍。其電磁場行為如下：
- 場域完全侷限在介電材料內。
- 這種遮蔽使其對外部雜訊更具免疫力。
為何這些傳輸線在 RF 設計中如此重要？
在 RF 設計中，每一毫米都至關重要。微帶線與帶狀線等傳輸線可確保：
1. 訊號完整性：防止長走線上的訊號失真。
2. 阻抗匹配：維持一致阻抗（如 50 Ω 或 75 Ω）以達到最大功率傳輸。
3. 雜訊抑制： 控制輻射與對外部 EMI 的敏感度。
4. 功率效率：將損耗降至最低以保持訊號強度。
何時使用微帶線 vs. 帶狀線
選擇這兩者就像選擇運動鞋或皮鞋——取決於場合。
微帶線：
- 高速數位訊號：設計簡單，適合成本與效率導向的高速應用。
- 較低頻率（最高約 10 GHz）：當損耗與雜訊非關鍵時表現良好。
- 成本敏感設計：表面走線簡化製程，適合預算有限的專案。
帶狀線：
- 高頻 RF 應用（10 GHz 以上）：更佳遮蔽可減少輻射與干擾。
- 雜訊敏感電路：用於電磁相容性（EMC）要求嚴格的環境。
- 高密度 PCB 佈局：適合需要阻抗控制與最小串擾的複雜多層設計。
應用範例
範例 1：Wi-Fi 天線的微帶線
微帶貼片天線常用於 Wi-Fi 路由器，因其成本低廉、輕巧，且適用於 2.4 GHz 頻段。暴露的表面有助於高效輻射。
範例 2：雷達系統中的帶狀線
77 GHz 雷達系統需要高精度與雜訊免疫力，帶狀線的遮蔽特性在此類高頻、雜訊敏感環境中不可或缺。
計算走線長度與阻抗
微帶線與帶狀線的阻抗取決於其尺寸與 PCB 材料特性。設計時請使用以下公式：
微帶線阻抗（Z₀）
其中：
- ϵ：基板的介電常數
- h：介質高度
- w：走線寬度
- t：走線厚度
帶狀線阻抗（Z₀）：
其中：
- h：兩接地層間距
- w：走線寬度
微調微帶線與帶狀線的技巧
若要為應用量身打造這些傳輸線：
1. 調整走線寬度：較寬走線降低阻抗；較窄走線提高阻抗。
2. 使用模擬工具： HFSS、ADS 或具 RF 模組的 KiCad 等軟體可協助微調設計。
3. 控制介電材料： 選用低損耗正切的基板，以提升高頻效能。
4. 微調層間高度：在多層 PCB 中，精確控制層間厚度。
使用微帶線與帶狀線的 RF PCB 設計要點
1. 最佳走線實踐
- 最小化彎折：使用平滑曲線或 45° 彎角以避免訊號反射。
- 越短越好：特別在高頻時，走線盡量保持最短。
2. 接地層考量
- 微帶線下方需有連續無斷的接地層。
- 帶狀線則需保持兩接地層對稱，避免訊號偏移。
3. 避免串擾
- 相鄰走線保持足夠間距。
- 必要時使用保護走線或額外接地層。
4. 測試、再測試、反覆測試
- 使用向量網路分析儀（VNA）在製造後驗證阻抗與訊號完整性。
如何防止 RF、IF 與低頻電路間的干擾？
通常，系統中的 RF 電路會作為獨立單板進行佈局與走線，並置於專用屏蔽腔體內。RF 電路多為單層或雙層板，電路相對簡單，可減少分布參數影響並提升系統一致性。相較於一般 FR4 材料，RF PCB 傾向採用高 Q 值材料，其介電常數較低、傳輸線分布電容更小、阻抗更高、訊號傳輸延遲更短。
在混合電路設計中，RF 與數位電路可能位於同一 PCB，但通常會劃分為 RF 與數位區域，各自獨立佈局與走線，並透過接地通孔與屏蔽盒分隔，防止相互干擾。
結論
微帶線與帶狀線是現代 RF 與高速 PCB 設計的骨幹。微帶線提供簡單與成本效益，帶狀線則在雜訊敏感的高頻應用中表現出色。掌握何時與如何使用它們，將決定產品是可靠還是淪為昂貴的紙鎮。
RF 設計不是魔法——是物理（加上一點藝術）。明智選擇、細心設計，並隨時讓烙鐵保持預熱，以應對那些不可避免的微調！
常見問題：
1. 電源與接地層之間的訊號線能否使用帶狀線模型？
可以，電源與接地層在計算特性阻抗時均被視為參考層。例如，在四層板（頂層—電源層—接地層—底層）中，頂層走線的阻抗以電源層為參考，採用微帶線模型計算。
持續學習
PCB 設計中的串擾：成因、類型及降低方法
重點摘要 串擾由邊沿開始：變化中的干擾源電壓及電流會產生電場和磁場，將能量耦合到鄰近的受擾線。 邊沿速率比單獨的時鐘頻率更重要。即使是速率一般的匯流排，只要 I/O 邊沿足夠快，也可能產生嚴重耦合問題。 增加間距，以及縮小訊號至參考平面的距離，通常可帶來最乾淨的佈局改善，但最終結果取決於完整的 PCB 橫截面。 NEXT 與 FEXT 的變化方式並不相同。經過足夠的耦合延遲後，NEXT 會達到由幾何形狀決定的平台；FEXT 除了取決於耦合長度，還取決於模態速度不匹配。 請將 3W、5W、3H 及按波長設定的過孔間距視為起始經驗法則。關鍵網絡應使用場求解器、耦合傳輸線模型或實際測量進行驗證。 引言 記憶體介面可能通過短時間的工作台測試，卻在滿載流量、溫度或電壓極限下間歇性失效。邏輯本身正確，但某條數據線從鄰近線路接收到足以侵蝕接收器裕量的噪聲。這就是 PCB 設計中的典型串擾問題：電路板幾何形狀已經成為電路的一部分。 密集數碼電路板很容易出現串擾，因為相鄰導體共用電場和磁場。更快的 I/O 邊沿會增加耦合瞬態，即使時鐘或數據重複率看似不高。走線間距、平行長度、驅動器阻抗、端接、參考平面及層疊結構，都......
PCB 設計中的過孔縫合：完整指南
重點摘要 過孔縫合利用重複排列的鍍通孔，將不同層的同網絡銅箔（最常見是接地）連接，降低區域之間的高頻阻抗。 在訊號換層位置旁放置接地過孔，可為回流電流提供短而就近的路徑，並有助限制過孔周圍的電場。 沿電路板邊緣及射頻腔體設置過孔圍欄可抑制邊緣輻射，但隔離效果取決於幾何尺寸與頻率，沒有通用的 dB 數值。 保守起點是把縫合間距維持在板內波長的二十分之一或更小，再按高要求射頻及 EMC 結構進一步收窄。 縫合可配合完整的疊層設計及機械屏蔽，但不能取代兩者。 引言 原型板從實驗室取回後，工作台上測試一切正常，卻未能通過輻射發射測試；又或者高速走線經單一過孔換層後，眼圖在沒有明顯原因下閉合；亦可能是一大片只在一點連接的整齊地平面，在幾百 MHz 以上竟處處呈現不同電壓。這些都是參考結構問題。過孔縫合正是處理這些問題的佈局技術：以鍍通孔排列成行或網格，把不同層的同網絡銅區連接，讓高頻電流看到一塊連續金屬，而不是數塊鬆散相連的金屬。 縫合使用標準鍍通孔，不需額外元件，成本低廉，但只有在物理條件配合時才有效。本指南說明縫合過孔對接地及回流路徑的實際作用、它在哪些情況下有助 EMI、間距需要多緊，以及如何高效放置......
DDR5 PCB 佈局指南：設計規則與最佳實務
重點摘要 DDR5 對佈局要求更高：1.1V 電源軌及最高 8800 MT/s 的資料速率，令容錯空間遠低於 DDR4。 DQ／CA 單端訊號通常以約 40–45 Ω 為目標，CLK／DQS 差分訊號約 80 Ω；確切數值應依照供應商指南，並在每個過孔及連接器位置維持一致。 每個位元組通道內的 DQ 與 DQS 長度應控制在約 5 mil 以內，DDR5 訊號絕不可跨越參考平面的間隙。 應預先規劃 8 至 12 層，讓每個訊號層旁都有專用接地參考層，而不是開始佈線後才補救。 DIMM 內置 PMIC 將部分電源完整性工作移至記憶體模組，但主機板 PDN 仍需要自己的阻抗預算。 引言 DDR5 設計可能通過模擬，出貨後卻間歇性失效。原理圖看不出問題，零件選擇正確，針腳也符合資料表，但電路板仍無法在全速下保持穩定鏈路。 這通常是佈局問題，而不是元件問題。DDR5 在最初的 JEDEC 版本中已將資料速率提升至 6400 MT/s，後來更擴展至 8800 MT/s。（JEDEC：JEDEC 更新 JESD79-5C DDR5 SDRAM 標準）同時，核心電壓由 DDR4 的 1.2V 降至 1.1V。更......
解讀 SFP 針腳配置：PCB 佈局與設計指南
重點摘要 SFP 針腳排列採用標準 20 針邊緣連接器，設有電源、接地、差分資料對及 I2C 控制訊號專用針腳。 Tx 與 Rx 差分對承載高速光訊號或銅纜訊號，整段佈線都需要保持 100 Ω 差分阻抗。 低速控制針腳（TX_FAULT、TX_DISABLE、MOD_ABS、LOS、Rate Select／RS1）採用標準單端佈線，無需阻抗匹配。 將 SFP 籠架靠近電路板邊緣、把高速差分對佈置在內層，並保持連續參考平面，是核心佈局規則。 SFP+ 與 SFP28 和 SFP 共用相同的 20 針機械焊盤尺寸，但資料速率更高，因此佈局容差更嚴格。 引言 選錯 SFP 模組焊盤尺寸，或在原理圖中接錯 SFP 針腳，是光纖鏈路無法正常工作的常見原因。有時收發器完全不會初始化；有時在工作台上可以正常建立鏈路，但流量一增加便出現位元錯誤，最後往往可追溯到差分對走線錯誤，或控制針腳缺少上拉電阻。 了解 SFP 針腳排列非常重要，因為 SFP 連接器將電源、接地、高速資料及低速控制訊號集中在單一 20 針邊緣介面中。PCB 佈局工程師必須知道哪些針腳承載每秒數十億位元的資料，哪些針腳只是切換狀態旗標，因為兩者......
高速乙太網路PHY層PCB佈局實務：RMII／RGMII時序、差分走線與變壓器隔離設計
乙太網路在嵌入式設備、工業IoT和伺服器平台上幾乎是標配介面。從10/100Mbps到Gigabit，速率提升的同時，實體層的設計約束也跟著變嚴。實際除錯中最頭疼的一類問題是：常溫短線纜下一切正常，到了高溫機房、長距離佈線或者電磁環境複雜的現場，就開始隨機掉包、鏈路反覆up/down，甚至完全連不上。這類問題多數不是協定堆疊或驅動的鍋，而是PCB實體層佈局留下的隱患。 以下從MAC-PHY數位介面時序、MDI差分走線、網路變壓器與RJ45隔離佈局三個層面，整理Gigabit乙太網路PHY電路的佈局要點。 一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束 MAC和PHY之間的數位介面，隨速率不同分為RMII（100Mbps）和RGMII（1Gbps）。速率越高，對走線等長和時序裕度的要求越苛刻。 RMII介面佈局要點 RMII把傳統MII的信號線數精簡，用50MHz參考時脈實現100Mbps雙向傳輸。50MHz的Ref_Clk是整個介面的時序基準，這條走線要當高頻信號對待：儘量短、少打過孔，下方保持完整地平面，不能跨電源分割縫。Ref_Clk如果走線過長或跨越平面縫隙，時脈邊沿會劣化......
CAN-FD實體層PCB佈局設計要點：從差分走線到防護電路的工程細節
車載電控、工業自動化設備逐漸把CAN-FD列為主幹通信標準。相較於傳統CAN最高1Mbps的仲裁段速率，CAN-FD資料段可達5Mbps甚至8Mbps，單幀負載也從8位元組擴充到64位元組，大資料量突發傳輸的場景確實受益明顯。 但速率上去之後，訊號上升沿被壓到幾奈秒等級，PCB走線上任何一處寄生電感、阻抗不連續，或是外部電磁干擾耦合，都會直接反映在匯流排波形上。實際除錯過程中最常遇到的狀況是：協定堆疊設定、鮑率計算都確認過，板子回來之後卻隨機出現錯誤幀，個別節點不定時進入Bus-Off狀態。多數情況下問題不在軟體，而是PCB實體層佈局留下的隱患。以下從硬體設計角度，整理CAN-FD佈局需要把關的幾個關鍵環節。 一、CANH/CANL差分走線的阻抗與耦合控制 車端或設備外部走的是雙絞線，特性阻抗120Ω。訊號進入PCB板內之後，CANH與CANL的走線品質決定了板內段的共模抑制能力，也影響整個鏈路的訊號完整性。 差分阻抗必須對齊120Ω 板內CANH、CANL走線同樣要按差分120Ω設計。如果板內段阻抗和電纜段不匹配，連接器介面處就會形成阻抗斷點，高速訊號在該位置產生反射，示波器上可以看到明顯的振鈴......