CAN-FD實體層PCB佈局設計要點：從差分走線到防護電路的工程細節
1 分鐘
- 一、CANH/CANL差分走線的阻抗與耦合控制
- 二、CAN收發器晶片的佈局原則
- 三、終端電阻的擺放：Stub是5Mbps下的隱形殺手
- 四、介面防護電路的擺放順序與選型
- 結語
車載電控、工業自動化設備逐漸把CAN-FD列為主幹通信標準。相較於傳統CAN最高1Mbps的仲裁段速率，CAN-FD資料段可達5Mbps甚至8Mbps，單幀負載也從8位元組擴充到64位元組，大資料量突發傳輸的場景確實受益明顯。
但速率上去之後，訊號上升沿被壓到幾奈秒等級，PCB走線上任何一處寄生電感、阻抗不連續，或是外部電磁干擾耦合，都會直接反映在匯流排波形上。實際除錯過程中最常遇到的狀況是：協定堆疊設定、鮑率計算都確認過，板子回來之後卻隨機出現錯誤幀，個別節點不定時進入Bus-Off狀態。多數情況下問題不在軟體，而是PCB實體層佈局留下的隱患。以下從硬體設計角度，整理CAN-FD佈局需要把關的幾個關鍵環節。
一、CANH/CANL差分走線的阻抗與耦合控制
車端或設備外部走的是雙絞線，特性阻抗120Ω。訊號進入PCB板內之後，CANH與CANL的走線品質決定了板內段的共模抑制能力，也影響整個鏈路的訊號完整性。
差分阻抗必須對齊120Ω
板內CANH、CANL走線同樣要按差分120Ω設計。如果板內段阻抗和電纜段不匹配，連接器介面處就會形成阻抗斷點，高速訊號在該位置產生反射，示波器上可以看到明顯的振鈴與過衝。
線寬、線距不能靠經驗值直接套用，要依據實際疊層結構、板材Dk值，用極點求解或場求解工具計算得到對應參數。走線全程保持平行、等間距，做到緊耦合；儘量避免一長一短，必要時在源頭端做長度補償，補償段不要放在接收器附近。
遠離強干擾源，包地必須對稱
CAN差分對不要與DCDC開關節點（SW pin）、馬達驅動PWM、大電流功率走線長距離平行。條件受限必須交叉時，走90度垂直交叉，把電容性耦合降到最低。
電磁環境惡劣的工業或車載場景，可以在CAN差分線兩側加保護地線並沿線多打接地過孔。這裡有個容易被忽略的細節：兩側包地線到差分對的距離必須左右對稱。如果一地線貼得近、另一側偏遠，差分對的對稱性被破壞，共模噪聲反而更容易轉換為差模干擾，適得其反。
二、CAN收發器晶片的佈局原則
CAN收發器是MCU數位邏輯與外部實體匯流排之間的介面，這一塊的佈局好壞，直接決定板級輻射發射（EME）和抗干擾能力（EMS）。
收發器儘量靠近對外連接器
佈局優先級最高的一條：收發器晶片要貼近DB9、接線端子等對外匯流排介面。核心目標是縮短收發器CANH、CANL引腳到連接器的銅箔長度，不要在板內繞大圈。
這段走線如果過長，PCB走線本身就具備天線效應：一方面對外輻射高頻諧波，另一方面外部ESD、EFT脈衝也更容易耦合進電路內部。實務上建議這段長度控制在幾毫米以內，走線下方保持完整地平面。
電源去耦與地平面完整性
收發器VCC引腳旁邊必須放置0.1μF搭配1μF的低ESR陶瓷電容，電容接地焊盤用最短銅箔直接打過孔連到內層完整地平面，減少回流環路面積。
收發器晶片正下方的地平面不要被其他走線開槽切割。完整地平面為差分訊號提供連續回流路徑，共模電流才能順暢洩放到地；地平面一旦出現縫隙，回流路徑被迫繞行，環路面積變大，EMI表現會明顯惡化。
圖1. CAN收發器佈局實例
三、終端電阻的擺放：Stub是5Mbps下的隱形殺手
CAN規範要求匯流排物理兩端各放置一顆120Ω終端電阻，用來吸收訊號反射。原理圖上放了電阻並不代表PCB就做對了，擺放位置不對，5Mbps下波形會很難看。
儘量做到零Stub
傳統CAN跑1Mbps時，少量短分支的影響並不明顯。但CAN-FD資料段跑到5Mbps時，任何從主幹分出去的Stub短截線都會形成阻抗不連續點，引發反射。
實務上的做法是：120Ω終端電阻直接跨接在CANH、CANL主幹走線上，不要留出幾毫米的支線再連接電阻。哪怕只有2-3mm的Stub，在5Mbps上升沿下都會產生可觀的反射，壓縮眼圖開口。如果設計上無法避免Stub，長度務必控制在傳輸延遲小於上升沿時間的1/6以內。
單電阻與分裂終端的取捨
一般工業設備用單顆120Ω電阻就夠了。對EMC要求嚴格的車載或高干擾場景，可以考慮分裂終端（Split Termination）：用兩顆60Ω電阻串聯替代單顆120Ω，中間節點接一顆4.7nF陶瓷電容到地。
這個架構為高頻共模噪聲提供了到地的低阻抗路徑，能夠改善共模輻射。中間的濾波電容要緊貼兩顆電阻，接地過孔直接打在電容焊盤旁邊，不要拉長走線。
四、介面防護電路的擺放順序與選型
車載和工業現場的ESD、EFT快速脈衝、浪涌衝擊很常見，CAN介面必須加防護。但防護器件不是焊上去就有效，擺放順序和參數選型錯了，防護效果大打折扣，甚至會劣化高速訊號。
TVS選型要盯緊結電容
介面處通常加雙向TVS管吸收高壓脈衝。CAN-FD速率高，TVS的寄生結電容一定要嚴格控制，優選5pF以內，上限不要超過10pF。結電容過大，與走線寄生電感形成RC低通，會把訊號上升沿壓慢，導致取樣視窗內電平未達到閾值，通信直接出錯。
器件在PCB上的物理擺放順序不能顛倒，嚴格按照：
外部連接器 → TVS防護器件 → 共模扼流圈CMC → CAN收發器
若把TVS放到共模扼流圈後面，浪涌高壓先打到共模電感和收發器晶片上，TVS就失去了第一道屏障的意義。
圖2. CAN-FD完整信号链路
共模扼流圈的對稱性要求
共模扼流圈用來濾除線路上耦合的共模干擾。最關鍵的一點：扼流圈進出兩端的CANH、CANL走線必須幾何對稱，線寬、長度、過孔數量保持一致。
兩側走線不對稱時，扼流圈內部磁通量無法完全抵消，共模噪聲會被部分轉換為差模噪聲，通信反而更容易出錯。部分設計會在共模扼流圈正下方的內層地平面做挖空處理，降低元件與地平面之間的寄生電容，這一步務必參考器件原廠應用筆記的建議，不要自行判斷。
結語
CAN-FD把資料速率和單幀負載都提升了一個量級，但與之對應的是對PCB實體層更嚴格的約束。差分走線阻抗對齊120Ω、收發器貼近連接器、終端電阻杜絕Stub、防護器件按順序擺放，每一條都是硬體除錯過程中反覆驗證過的細節。
原理圖只完成了一半的工作，PCB佈局階段把這些規範落實到位，才能讓CAN-FD匯流排在嘈雜的電磁環境中長期穩定運行，避免後期反覆改板除錯。
持續學習
高速乙太網路PHY層PCB佈局實務：RMII／RGMII時序、差分走線與變壓器隔離設計
乙太網路在嵌入式設備、工業IoT和伺服器平台上幾乎是標配介面。從10/100Mbps到Gigabit，速率提升的同時，實體層的設計約束也跟著變嚴。實際除錯中最頭疼的一類問題是：常溫短線纜下一切正常，到了高溫機房、長距離佈線或者電磁環境複雜的現場，就開始隨機掉包、鏈路反覆up/down，甚至完全連不上。這類問題多數不是協定堆疊或驅動的鍋，而是PCB實體層佈局留下的隱患。 以下從MAC-PHY數位介面時序、MDI差分走線、網路變壓器與RJ45隔離佈局三個層面，整理Gigabit乙太網路PHY電路的佈局要點。 一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束 MAC和PHY之間的數位介面，隨速率不同分為RMII（100Mbps）和RGMII（1Gbps）。速率越高，對走線等長和時序裕度的要求越苛刻。 RMII介面佈局要點 RMII把傳統MII的信號線數精簡，用50MHz參考時脈實現100Mbps雙向傳輸。50MHz的Ref_Clk是整個介面的時序基準，這條走線要當高頻信號對待：儘量短、少打過孔，下方保持完整地平面，不能跨電源分割縫。Ref_Clk如果走線過長或跨越平面縫隙，時脈邊沿會劣化......
CAN-FD實體層PCB佈局設計要點：從差分走線到防護電路的工程細節
車載電控、工業自動化設備逐漸把CAN-FD列為主幹通信標準。相較於傳統CAN最高1Mbps的仲裁段速率，CAN-FD資料段可達5Mbps甚至8Mbps，單幀負載也從8位元組擴充到64位元組，大資料量突發傳輸的場景確實受益明顯。 但速率上去之後，訊號上升沿被壓到幾奈秒等級，PCB走線上任何一處寄生電感、阻抗不連續，或是外部電磁干擾耦合，都會直接反映在匯流排波形上。實際除錯過程中最常遇到的狀況是：協定堆疊設定、鮑率計算都確認過，板子回來之後卻隨機出現錯誤幀，個別節點不定時進入Bus-Off狀態。多數情況下問題不在軟體，而是PCB實體層佈局留下的隱患。以下從硬體設計角度，整理CAN-FD佈局需要把關的幾個關鍵環節。 一、CANH/CANL差分走線的阻抗與耦合控制 車端或設備外部走的是雙絞線，特性阻抗120Ω。訊號進入PCB板內之後，CANH與CANL的走線品質決定了板內段的共模抑制能力，也影響整個鏈路的訊號完整性。 差分阻抗必須對齊120Ω 板內CANH、CANL走線同樣要按差分120Ω設計。如果板內段阻抗和電纜段不匹配，連接器介面處就會形成阻抗斷點，高速訊號在該位置產生反射，示波器上可以看到明顯的振鈴......
DDR5佈線實務：疊層、等長與訊號完整性
從DDR4 3200MT/s一路漲到現在的4800MT/s，高階平台直接衝8400MT/s以上，這早就不是拉線、做等長就可以實現的數位電路，完全需要依照高頻微波的邏輯。 DDR5架構改動非常明確：工作電壓到1.1V，PMIC從主板挪到DIMM條，原單通道64-bit拆成兩個獨立32-bit子通道，且全數加On-Die ECC。但速率提高之後，訊號眼圖的高、寬都被嚴重限制，容易導致眼圖關閉、無法開機。要穩定較高的速率，只能從疊層開始完善打磨，結合電磁模擬把每段佈線的影響降到最低。 一、疊層與阻抗：基礎打不好後面全白搭 高頻訊號的品質，核心看迴流路徑完不完整。規劃疊層的時候，第一件事就是確保DQ、DQS、CK、CA這些高速線，全程都有連續的參考平面。 1疊層佈局的兩個硬原則 1）優先走內層帶狀線：關鍵的數據、選通訊號儘量塞內層，上下都夾地平面。無論是EMI控制還是抗外界干擾，都比外層強一個檔次，速率越高差距越明顯。 2）堅決不跨平面分割：電源層的分割縫，一根高速線都禁止跨過。假若必須換層，訊號過孔旁25mil以內一定要補地縫合過孔，不然阻抗直接跳變，反射嚴重。 2阻抗公差必須收緊 DDR5驅動強度比前......
RF PCB 佈局：常見設計錯誤與實用準則
重點摘要 阻抗控制不可妥協：所有轉接結構，包括導通孔、連接器轉接及走線彎角，都必須維持一致的 50 Ω 阻抗，以避免反射及訊號損耗。 迴流路徑完整性決定 RF 設計成敗：RF 走線絕不可跨越接地平面的分割或槽孔。每次換層時，都應以接地縫合導通孔提供連續迴流路徑。 功能分區可避免干擾：將 RF 前端電路與數位邏輯及電源管理區實體分隔，避免諧波與切換雜訊進入接收頻帶。 高頻下的導通孔設計非常重要：使用背鑽或微孔消除導通孔殘段，訊號導通孔旁也應搭配接地縫合導通孔，在換層期間維持 50 Ω 阻抗。 材料選擇會限制效能：頻率高於 2 GHz 時，FR-4 的介電損耗會降低訊號品質。若要實現控制阻抗及低損耗，應使用 Rogers RO4350B 或 Megtron 6 等 RF 級板材。 射頻印刷電路板設計是一門由物理定律決定規則的專業。在 RF PCB 佈局中，每一個銅箔特徵都是傳輸線，不只負責傳遞訊號，也會依本身的實體幾何形狀改變訊號。 頻率達到 GHz 等級時，訊號遵循的是波傳播定律，而不只是克希荷夫定律。多年數位設計所建立的某些「最佳實務」，反而可能在不易察覺的情況下破壞 RF 系統效能。 5G NR......
微帶線與帶狀線：佈局差異與使用時機
RF（射頻）PCB 設計是工程與藝術的交會點。在 RF 設計師的工具箱中，微帶線與帶狀線傳輸線是無名英雄，它們確保訊號在 PCB 上無縫傳輸，不受干擾、損耗或阻抗不匹配影響。但這兩種傳輸線究竟是什麼？又該如何選擇？讓我們深入探討，若想進一步了解 PCB，請參閱我們詳細的 PCB 製造部落格。 什麼是微帶線與帶狀線傳輸線？ 微帶線傳輸線： 微帶線是位於 PCB 表面的導電走線，下方有接地層，中間夾著介電材料（PCB 基板）。走線頂部暴露在空氣中，其電磁場行為如下： 場域部分在基板中傳播，部分在空氣中傳播。 這形成混合介電介質，賦予微帶線獨特特性。 帶狀線傳輸線： 相較之下，帶狀線是埋藏在 PCB 內兩個接地層之間的導體，完全被介電材料包圍。其電磁場行為如下： 場域完全侷限在介電材料內。 這種遮蔽使其對外部雜訊更具免疫力。 為何這些傳輸線在 RF 設計中如此重要？ 在 RF 設計中，每一毫米都至關重要。微帶線與帶狀線等傳輸線可確保： 1. 訊號完整性：防止長走線上的訊號失真。 2. 阻抗匹配：維持一致阻抗（如 50 Ω 或 75 Ω）以達到最大功率傳輸。 3. 雜訊抑制： 控制輻射與對外部 EMI 的......
PCB 佈局中的訊號完整性基礎
在PCB 設計的世界裡，訊號完整性對於確保電子訊號可靠且準確地傳輸扮演著關鍵角色。對於投身 PCB 設計的電子愛好者、業餘玩家、工程師、學生與專業人士而言，掌握訊號完整性的基礎知識至關重要。本文將深入探討訊號完整性的核心概念，並說明它們如何影響 PCB 佈局。遵循最佳實務，您就能最佳化訊號完整性，並提升整體電子系統的效能。 什麼是訊號完整性？ 訊號完整性指的是在整個傳輸路徑中維持訊號品質與完整性的能力，包含阻抗匹配、降低雜訊，以及最小化反射與串擾等訊號失真。透過維持訊號完整性，我們能實現可靠的資料傳輸、減少錯誤，並最大化系統效能。 阻抗匹配： 阻抗匹配在訊號完整性中扮演關鍵角色，可確保傳輸線的阻抗與驅動器及接收器電路的阻抗相符。正確的阻抗匹配能最小化訊號反射並最大化功率傳輸，進而達到最佳訊號完整性；其做法係依據 PCB 的基材與疊構來設定走線寬度與間距。採用受控阻抗走線與慎選元件等技術，皆有助於成功實現阻抗匹配。 傳輸線考量： 在高速設計中，訊號通常被視為傳輸線而非單純的電氣連接。傳輸線需要仔細考量走線寬度、間距與介電材料等特性。遵循特定準則，例如維持受控阻抗、最小化線長差異，以及正確地終端傳輸線......