PCB 佈局中的訊號完整性基礎
1 分鐘
- 什麼是訊號完整性？
- 阻抗匹配：
- 傳輸線考量：
- 電源與接地層：
- 串擾與雜訊抑制：
- 訊號完整性分析與模擬：
- 結論
在PCB 設計的世界裡，訊號完整性對於確保電子訊號可靠且準確地傳輸扮演著關鍵角色。對於投身 PCB 設計的電子愛好者、業餘玩家、工程師、學生與專業人士而言，掌握訊號完整性的基礎知識至關重要。本文將深入探討訊號完整性的核心概念，並說明它們如何影響 PCB 佈局。遵循最佳實務，您就能最佳化訊號完整性，並提升整體電子系統的效能。
什麼是訊號完整性？
訊號完整性指的是在整個傳輸路徑中維持訊號品質與完整性的能力，包含阻抗匹配、降低雜訊，以及最小化反射與串擾等訊號失真。透過維持訊號完整性，我們能實現可靠的資料傳輸、減少錯誤，並最大化系統效能。
阻抗匹配：
阻抗匹配在訊號完整性中扮演關鍵角色，可確保傳輸線的阻抗與驅動器及接收器電路的阻抗相符。正確的阻抗匹配能最小化訊號反射並最大化功率傳輸，進而達到最佳訊號完整性；其做法係依據 PCB 的基材與疊構來設定走線寬度與間距。採用受控阻抗走線與慎選元件等技術，皆有助於成功實現阻抗匹配。
傳輸線考量：
在高速設計中，訊號通常被視為傳輸線而非單純的電氣連接。傳輸線需要仔細考量走線寬度、間距與介電材料等特性。遵循特定準則，例如維持受控阻抗、最小化線長差異，以及正確地終端傳輸線，我們就能減輕訊號失真並確保訊號完整性。
為了進一步說明，讓我們看一個實際範例：想像一個用於高速通訊介面（如 USB 3.0）的 PCB 設計。負責傳輸高速訊號的差動資料線必須設計成受控阻抗傳輸線。透過精準選擇走線寬度、間距與介電材料，我們即可達到所需的特性阻抗。良好的阻抗控制可最小化反射並維持訊號品質，從而確保訊號完整性。
電源與接地層：
有效的電源與接地層設計對於實現良好訊號完整性至關重要。妥善放置與分配電源與接地層有助於降低雜訊、提供穩定的供應電壓，並最小化壓降。透過正確擺放去耦電容、使用分割電源層等技巧，可進一步抑制電源雜訊並降低電磁干擾（EMI），從而提升訊號完整性。
舉例來說，在具有多個高速數位元件的複雜 PCB 設計中，可使用完整的接地層為訊號提供低阻抗回流路徑，如此可縮小迴路面積並最小化接地彈跳效應。此外，將去耦電容策略性地擺放在靠近元件電源接腳的位置，可確保乾淨且穩定的供電，進一步改善訊號完整性。
串擾與雜訊抑制：
串擾發生於某一走線的訊號干擾到相鄰走線，導致訊號劣化。為最小化串擾，可採用適當間距、差動訊號與遮罩等技術。此外，減少雜訊源亦有助於維持訊號完整性，例如最佳化元件擺放、使用旁路電容，以及善用接地層來降低外部干擾。
舉例而言，考慮一個具有高速並列資料線的 PCB 設計。透過加大相鄰走線的間距，可降低其耦合電容並最小化串擾。採用差動訊號（以一對互補訊號傳輸資料）則能進一步抑制串擾的影響。此外，為關鍵走線提供遮罩，或在訊號層之間使用接地層，也能有效降低電磁干擾並改善訊號完整性。
訊號完整性分析與模擬：
訊號完整性分析與模擬工具是 PCB 設計者不可或缺的資源。這些工具可在製造前檢視訊號行為、識別潛在問題並最佳化設計。透過模擬工具，設計者能分析訊號完整性參數，如訊號完整性分析、眼圖與時域反射（TDR），確保穩健的訊號傳輸。
舉例來說，Ansys SIwave 或 Keysight ADS 等軟體工具，可讓設計者模擬高速訊號的行為、分析阻抗不匹配，並評估訊號反射與串擾的影響。透過這些模擬，設計者能識別潛在問題並做出明智的設計決策，以改善訊號完整性。
結論
掌握訊號完整性原理是走在 PCB 設計前沿並確保電子專案成功的關鍵。將訊號完整性原理融入 PCB 佈局、借助 JLCPCB 等製造商的專業知識，並善用先進的模擬工具，您就能最佳化訊號完整性、最小化訊號失真，並打造出運作極度可靠且高效能的電子系統。
持續學習
高速乙太網路PHY層PCB佈局實務：RMII／RGMII時序、差分走線與變壓器隔離設計
乙太網路在嵌入式設備、工業IoT和伺服器平台上幾乎是標配介面。從10/100Mbps到Gigabit，速率提升的同時，實體層的設計約束也跟著變嚴。實際除錯中最頭疼的一類問題是：常溫短線纜下一切正常，到了高溫機房、長距離佈線或者電磁環境複雜的現場，就開始隨機掉包、鏈路反覆up/down，甚至完全連不上。這類問題多數不是協定堆疊或驅動的鍋，而是PCB實體層佈局留下的隱患。 以下從MAC-PHY數位介面時序、MDI差分走線、網路變壓器與RJ45隔離佈局三個層面，整理Gigabit乙太網路PHY電路的佈局要點。 一、MAC與PHY之間的數位介面：RMII與RGMII的時序約束 MAC和PHY之間的數位介面，隨速率不同分為RMII（100Mbps）和RGMII（1Gbps）。速率越高，對走線等長和時序裕度的要求越苛刻。 RMII介面佈局要點 RMII把傳統MII的信號線數精簡，用50MHz參考時脈實現100Mbps雙向傳輸。50MHz的Ref_Clk是整個介面的時序基準，這條走線要當高頻信號對待：儘量短、少打過孔，下方保持完整地平面，不能跨電源分割縫。Ref_Clk如果走線過長或跨越平面縫隙，時脈邊沿會劣化......
CAN-FD實體層PCB佈局設計要點：從差分走線到防護電路的工程細節
車載電控、工業自動化設備逐漸把CAN-FD列為主幹通信標準。相較於傳統CAN最高1Mbps的仲裁段速率，CAN-FD資料段可達5Mbps甚至8Mbps，單幀負載也從8位元組擴充到64位元組，大資料量突發傳輸的場景確實受益明顯。 但速率上去之後，訊號上升沿被壓到幾奈秒等級，PCB走線上任何一處寄生電感、阻抗不連續，或是外部電磁干擾耦合，都會直接反映在匯流排波形上。實際除錯過程中最常遇到的狀況是：協定堆疊設定、鮑率計算都確認過，板子回來之後卻隨機出現錯誤幀，個別節點不定時進入Bus-Off狀態。多數情況下問題不在軟體，而是PCB實體層佈局留下的隱患。以下從硬體設計角度，整理CAN-FD佈局需要把關的幾個關鍵環節。 一、CANH/CANL差分走線的阻抗與耦合控制 車端或設備外部走的是雙絞線，特性阻抗120Ω。訊號進入PCB板內之後，CANH與CANL的走線品質決定了板內段的共模抑制能力，也影響整個鏈路的訊號完整性。 差分阻抗必須對齊120Ω 板內CANH、CANL走線同樣要按差分120Ω設計。如果板內段阻抗和電纜段不匹配，連接器介面處就會形成阻抗斷點，高速訊號在該位置產生反射，示波器上可以看到明顯的振鈴......
DDR5佈線實務：疊層、等長與訊號完整性
從DDR4 3200MT/s一路漲到現在的4800MT/s，高階平台直接衝8400MT/s以上，這早就不是拉線、做等長就可以實現的數位電路，完全需要依照高頻微波的邏輯。 DDR5架構改動非常明確：工作電壓到1.1V，PMIC從主板挪到DIMM條，原單通道64-bit拆成兩個獨立32-bit子通道，且全數加On-Die ECC。但速率提高之後，訊號眼圖的高、寬都被嚴重限制，容易導致眼圖關閉、無法開機。要穩定較高的速率，只能從疊層開始完善打磨，結合電磁模擬把每段佈線的影響降到最低。 一、疊層與阻抗：基礎打不好後面全白搭 高頻訊號的品質，核心看迴流路徑完不完整。規劃疊層的時候，第一件事就是確保DQ、DQS、CK、CA這些高速線，全程都有連續的參考平面。 1疊層佈局的兩個硬原則 1）優先走內層帶狀線：關鍵的數據、選通訊號儘量塞內層，上下都夾地平面。無論是EMI控制還是抗外界干擾，都比外層強一個檔次，速率越高差距越明顯。 2）堅決不跨平面分割：電源層的分割縫，一根高速線都禁止跨過。假若必須換層，訊號過孔旁25mil以內一定要補地縫合過孔，不然阻抗直接跳變，反射嚴重。 2阻抗公差必須收緊 DDR5驅動強度比前......
RF PCB 佈局：常見設計錯誤與實用準則
重點摘要 阻抗控制不可妥協：所有轉接結構，包括導通孔、連接器轉接及走線彎角，都必須維持一致的 50 Ω 阻抗，以避免反射及訊號損耗。 迴流路徑完整性決定 RF 設計成敗：RF 走線絕不可跨越接地平面的分割或槽孔。每次換層時，都應以接地縫合導通孔提供連續迴流路徑。 功能分區可避免干擾：將 RF 前端電路與數位邏輯及電源管理區實體分隔，避免諧波與切換雜訊進入接收頻帶。 高頻下的導通孔設計非常重要：使用背鑽或微孔消除導通孔殘段，訊號導通孔旁也應搭配接地縫合導通孔，在換層期間維持 50 Ω 阻抗。 材料選擇會限制效能：頻率高於 2 GHz 時，FR-4 的介電損耗會降低訊號品質。若要實現控制阻抗及低損耗，應使用 Rogers RO4350B 或 Megtron 6 等 RF 級板材。 射頻印刷電路板設計是一門由物理定律決定規則的專業。在 RF PCB 佈局中，每一個銅箔特徵都是傳輸線，不只負責傳遞訊號，也會依本身的實體幾何形狀改變訊號。 頻率達到 GHz 等級時，訊號遵循的是波傳播定律，而不只是克希荷夫定律。多年數位設計所建立的某些「最佳實務」，反而可能在不易察覺的情況下破壞 RF 系統效能。 5G NR......
微帶線與帶狀線：佈局差異與使用時機
RF（射頻）PCB 設計是工程與藝術的交會點。在 RF 設計師的工具箱中，微帶線與帶狀線傳輸線是無名英雄，它們確保訊號在 PCB 上無縫傳輸，不受干擾、損耗或阻抗不匹配影響。但這兩種傳輸線究竟是什麼？又該如何選擇？讓我們深入探討，若想進一步了解 PCB，請參閱我們詳細的 PCB 製造部落格。 什麼是微帶線與帶狀線傳輸線？ 微帶線傳輸線： 微帶線是位於 PCB 表面的導電走線，下方有接地層，中間夾著介電材料（PCB 基板）。走線頂部暴露在空氣中，其電磁場行為如下： 場域部分在基板中傳播，部分在空氣中傳播。 這形成混合介電介質，賦予微帶線獨特特性。 帶狀線傳輸線： 相較之下，帶狀線是埋藏在 PCB 內兩個接地層之間的導體，完全被介電材料包圍。其電磁場行為如下： 場域完全侷限在介電材料內。 這種遮蔽使其對外部雜訊更具免疫力。 為何這些傳輸線在 RF 設計中如此重要？ 在 RF 設計中，每一毫米都至關重要。微帶線與帶狀線等傳輸線可確保： 1. 訊號完整性：防止長走線上的訊號失真。 2. 阻抗匹配：維持一致阻抗（如 50 Ω 或 75 Ω）以達到最大功率傳輸。 3. 雜訊抑制： 控制輻射與對外部 EMI 的......
PCB 佈局中的訊號完整性基礎
在PCB 設計的世界裡，訊號完整性對於確保電子訊號可靠且準確地傳輸扮演著關鍵角色。對於投身 PCB 設計的電子愛好者、業餘玩家、工程師、學生與專業人士而言，掌握訊號完整性的基礎知識至關重要。本文將深入探討訊號完整性的核心概念，並說明它們如何影響 PCB 佈局。遵循最佳實務，您就能最佳化訊號完整性，並提升整體電子系統的效能。 什麼是訊號完整性？ 訊號完整性指的是在整個傳輸路徑中維持訊號品質與完整性的能力，包含阻抗匹配、降低雜訊，以及最小化反射與串擾等訊號失真。透過維持訊號完整性，我們能實現可靠的資料傳輸、減少錯誤，並最大化系統效能。 阻抗匹配： 阻抗匹配在訊號完整性中扮演關鍵角色，可確保傳輸線的阻抗與驅動器及接收器電路的阻抗相符。正確的阻抗匹配能最小化訊號反射並最大化功率傳輸，進而達到最佳訊號完整性；其做法係依據 PCB 的基材與疊構來設定走線寬度與間距。採用受控阻抗走線與慎選元件等技術，皆有助於成功實現阻抗匹配。 傳輸線考量： 在高速設計中，訊號通常被視為傳輸線而非單純的電氣連接。傳輸線需要仔細考量走線寬度、間距與介電材料等特性。遵循特定準則，例如維持受控阻抗、最小化線長差異，以及正確地終端傳輸線......