建立自訂 PCB 封裝的逐步指南
1 分鐘
如果你在 EasyEDA 的元件庫中找不到所需的 PCB 封裝,可以自行建立;而建立元件時也必須先有封裝庫才能完成。封裝庫工具的使用方式與 PCB 編輯器下的 PCB 工具相同,只是工具列中少了部分非必要功能。
封裝庫就是把電子元件、晶片等的各項參數(如元件尺寸、長寬、直插或貼片、焊盤大小、引腳長寬、引腳間距等)以圖形化方式呈現,方便在繪製 PCB 時呼叫。建立封裝庫的流程與建立符號庫幾乎一模一樣。EasyEDA 這款熱門的線上 PCB 設計工具,憑藉直觀的介面大幅簡化了自訂封裝的建立流程。本指南將帶你一步步在 EasyEDA 中完成自訂 PCB 封裝。詳細資訊請參考我們最新部落格中的 電路圖設計。
PCB 焊盤設計與封裝開發?
PCB 設計與開發包含繪製電路板佈局、選擇合適元件,以及設計彼此間的互連。不同元件具有不同的引腳配置、數量與封裝類型。電路板上裸露的金屬區域,用來焊接元件引腳,即為 PCB 焊盤。將這些焊盤依據位置擺放,就形成該元件的封裝模型。焊盤設計主要包含兩大要素:
- 符號設計
- 封裝設計
我們選用 EasyEDA 進行設計,因其具備開源元件庫與線上環境。
符號設計:
啟動 EasyEDA 並進入電路圖編輯器。在頂部選單開啟符號編輯器,點擊 Libraries > Create Symbol。
- 使用左側工具列的矩形、線段與引腳工具,繪製元件的外觀。
- 選取「引腳」工具放置引腳,並依據元件資料表進行編號。
- 為引腳加上編號與名稱,使其符合元件規格。
- 在符號上右鍵並選擇 Properties,輸入名稱、描述及其他屬性,如參考代號(電阻用 R、電容用 C 等)。
- 完成後點擊 Save 並為符號命名,即可存入個人元件庫。
封裝設計:
步驟 1:收集元件資料
開始前,先備妥以下元件資訊:
- 資料表:提供引腳排列、尺寸及其他關鍵細節。
- 機構圖:確認封裝類型(例如 SOIC、QFN 或 TO-220)。
- 引腳配置:核對引腳數量與編號。
- 建議封裝:大多數資料表都會附上建議的 PCB 佈局。
步驟 2:開啟 EasyEDA 並新建封裝
- 登入 EasyEDA 帳號,進入「Library」區域。
- 點擊「Create New Footprint」開啟封裝編輯器,即可開始設計。
步驟 3:設定基本參數
- 命名封裝:給予描述性名稱,例如「Custom-TO-220」。
- 單位設定:依資料表選擇公釐(mm)或英吋。
- 格點大小:調整格點以符合設計需求,小格點(如 0.1 mm)便於精準擺放。
步驟 4:繪製焊盤佈局
- 加入焊盤:使用「Pad」工具在編輯區放置引腳。
- 精準定位:參考資料表的座標與間距,調整焊盤尺寸與形狀(圓形、矩形或橢圓)。
- 編號焊盤:雙擊各焊盤,依資料表指定對應引腳編號。
步驟 5:定義絲印外框
絲印層提供組裝時的視覺參考。
- 在絲印層使用「Line」工具繪製元件外框。
- 加入對位記號或缺口,標示第 1 腳或方向。
- 可加上零件編號或其他識別文字。
步驟 6:加入 Courtyard 與組裝層
Courtyard 定義元件佔用空間,避免與鄰近零件重疊。
- 切換至 Courtyard Layer,在焊盤與外框外圍繪製矩形。
- 確保 courtyard 略大於實際元件尺寸。
步驟 7:驗證並儲存封裝
- 使用「Design Rule Check (DRC)」工具,確認封裝符合標準 PCB 設計規則。
- 將封裝儲存至個人元件庫,並給予唯一名稱。
步驟 8:在 PCB 設計中測試封裝
- 在 EasyEDA 開啟或新建電路圖。
- 將自訂封裝關聯至對應元件。
- 把元件擺進 PCB 佈局,確認尺寸與對位無誤。
精準自訂封裝的小訣竅
- 再次核對尺寸:完成前務必與資料表確認所有尺寸。
- 遵循 IPC 標準:不確定時可參考 IPC-7351 規範進行設計。
- 製作紙本原型:將封裝列印出來,與實體元件比對確認。
結語
只要掌握基礎,在 EasyEDA 中建立自訂 PCB 封裝其實非常簡單。備妥正確的資料表並留意細節,就能設計出精準可靠的封裝,讓你的 PCB 設計更上一層樓。熟練這項技能後,不論常見或特殊元件都能得心應手,大幅提升設計能力。
立即開始設計,釋放 EasyEDA 專案的無限潛力!
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......