USB-3.0 差分訊號設計指南

在資料傳輸的世界裡，USB 3.0 就像 USB 2.0 的「閃電俠」。USB 2.0 號稱「高速」，卻只能以 480 Mb/s 蹣跚前進；而 USB 3.0 的 SuperSpeed 則衝上 5 Gb/s，快了十倍以上。然而這樣的速度飛躍，帶來了全雙工運作，以及在專用接腳上新增差動發射（SSTX）與接收（SSRX）對。USB 2.0 的 D+/D– 線路負責枚舉與向下相容資料，而兩條新的 5 Gb/s 高速差動對則分別承載雙向 SuperSpeed 資料。在維持向下相容的同時，USB 3.0 連接埠仍可接受 USB 2.0 裝置，但速度會降回較慢速率。在這麼高的頻率下，走線就像微波傳輸線，一點 佈局 失誤都可能導致阻抗不匹配與串擾。

如前所述，USB 3.0 的 SuperSpeed 通道使用專用發射對（SSTX+ 與 SSTX–）與接收對（SSRX+ 與 SSRX–）。每對都承載以地為參考的高速類比訊號，並支援全雙工通訊。SSTX/SSRX 對必須視為受控阻抗傳輸線。實務上，這些訊號應平行佈線，保持等間距、嚴格的長度匹配，以及完整的回流路徑。我們將在文章中進一步討論這些概念。

差動對走線：

在 5 Gb/s 下，USB 3.0 SuperSpeed 線路必須嚴格控制阻抗與走線幾何。SuperSpeed 差動對必須以 90 Ω ±10–15% 的傳輸線佈線。這表示需依據 PCB 的介電層疊結構，計算出一致的線寬與間距。差動阻抗並非單端阻抗的兩倍（因為有耦合效應）。實務上，設計目標為 90 Ω（通常容許 ±10%）。避免任何會破壞 90 Ω 的幾何變化（如焊墊、過孔、分割）。尤其千萬別把 SuperSpeed 對走在電源層或平面分割上方。務必讓差動對緊鄰完整接地層，以獲得最佳回流路徑與電磁場屏蔽。SuperSpeed 對內長度差不得超過約 5 mil（≈0.13 mm），這只對應幾皮秒的偏移。TX 與 RX 之間不需做長度匹配，但每一對內部必須匹配。

差動對走線的其他規則：

1) SuperSpeed TX 與 RX 對不應緊鄰，否則會互相耦合串擾。SSTX 與 SSRX 對之間至少相隔 5 倍線寬（例如 5 mil 線寬時，間距約 25 mil）。

2) 殘段與過孔斷點對 SuperSpeed 是致命的。USB 佈線中任何 SuperSpeed 走線都不可有殘段。

3) 盡量減少過孔，若可行，將差動對保持於同一層（或中間有地的相對層），因為更多過孔會縮短 USB 走線的有效長度。

4) 若必須離開接地平面，請提供直接路徑到下一層平面。

5) 多個貫孔焊墊或接地指（如 Type-A 外殼）可能產生不必要的寄生殘段或耦合。原則上，任何層都不要在 SuperSpeed 連接器接腳之間放置銅（走線或平面）。

PCB 層疊建議：

良好的 PCB 層疊是 USB 3.0 SI 的基礎。至少使用四層，若密度需求高則更多。典型的 4 層 USB 3.0 板結構：

• 頂層（訊號）。
• 第 2 層（接地平面）。
• 第 3 層（電源平面）。
• 底層（訊號）。

但若從更好的 EMI 角度，若板尺寸允許，可採用訊號/地/地/訊號。所有高速差動走線走在頂層或底層，緊鄰下方完整接地平面。關鍵原則：每條 SuperSpeed 資料走線全程下方必須有完整接地平面，不可有斷裂或分割。更多層數提供更多選擇。6 層板可採：頂（訊號）、L2（地）、L3（訊號）、L4（電源）、L5（地）、底（訊號）或類似對稱結構。將地與電源平面成對配置，使疊構平衡且不易翹曲。若有多個平面（如多地或分割域），請確保 USB 走線下方有一個不間斷的地平面。TX 與 RX 之間不需做長度匹配。

走線彎曲、過孔與不連續

彎曲：走線 SuperSpeed 時，務必將不連續降到最低。避免任何銳利或不規則特徵。轉角絕不可用 90°，每個 90° 彎角會使其中一側變長（不匹配）並造成阻抗凸起。「盡量少彎曲——最好不超過兩次——並採用 45° 或圓弧彎曲，因為它們能更好地補償單側的些微額外長度，保持成對匹配。

過孔：過孔也是麻煩來源。每個過孔都會帶來寄生電感與電容，可能使眼圖模糊。每個訊號過孔約縮短 2 英吋的通道長度。若必須換層，請在訊號過孔旁放置接地過孔，保持回流路徑。例如差動對從第 1 層換到第 3 層，請確保第 2 層（地）與第 4 層（地或電源）在過孔附近完整且相連。

不連續：走線請從焊墊之間穿過（USB 連接器的貫孔），而非繞行。某些 USB 連接器（Type-A/B）有內層屏蔽或中心接地腳，任何層都別在這些空間填銅，否則會在訊號對與非預期鄰近導體間引入電容。

AC 耦合與電容擺放

USB 3.0 的 SuperSpeed 線路預設為 AC 耦合。電氣規格要求每條 SSTX 通道串聯電容以隔離直流偏壓差。實務上，在 SSTXp 與 SSTXn 各放一顆 0.1 μF（100 nF）晶片電容，盡量靠近 USB 連接器或插座。

耦合電容指南：

1) 電容必須小（0402 或更小），且引線電感極低（≤0.2 nH）。

2) 對稱很重要；兩腳使用相同值（最好同批生產）的電容，避免引入額外共模雜訊。

3) 接收側（SSRX）通常不需 AC 耦合（接收端輸入可處理直流），因此一般只在發射對放 AC 電容。

使用 FR4、4 層疊構的設計範例：

• 介電（FR-4）相對介電係數：εᵣ = 4.3
• 頂層訊號到最近接地平面距離：h = 0.20 mm（典型 prepreg）
• 銅厚（1 oz）：t = 0.035 mm（35 µm）
• 目標差動阻抗：Zdiff target = 90 Ω

計算結果：

因此，若目標阻抗 90 Ω，每條差動對的線寬應為 0.33 mm，間距 0.31 mm（對內間距），同時單端阻抗為 50.47 Ω。由於耦合效應，差動對整體阻抗為 90 Ω。任何支援差動微帶與帶狀線計算的在線計算器均可完成；參數可依材料調整，可試用 JLCPCB 阻抗計算器。

常見佈局錯誤與避免方法

• 分割接地平面。SuperSpeed 走線若跨過參考平面縫隙，會破壞訊號回流路徑。避免跨任何地或電源平面的接縫。
• 走線間距或線寬不一致（如過孔焊墊或防焊不規則）會使阻抗超出容許值。請保持對內間距與該層線寬固定。
• 忘記將 +/- 對長度匹配到幾 mil 內會引入偏移。每個彎曲或過孔都會帶來微小不對稱，若無法避免彎曲，請量測並調整。在源端/連接器附近做蛇形繞線，勝過整段不匹配。
• 銳利 90° 轉角與迴繞會造成不連續。轉彎請用 45° 或圓弧。
• AC 耦合錯誤。將 0.1 μF 電容放離連接器太遠或用錯值會斷鏈。記住只需在 TX 對放耦合電容，且須緊鄰連接器腳位。
• 層間對稱失落。將一腳走在平面分割另一側或不規則過孔會破壞對稱。Renesas 甚至警告任何層都別在差動對腳位間放金屬。

結論：

本文為差動訊號佈線指南，亦包含實際達成 90 Ω 阻抗的設計範例。重點就是線寬與間距。嚴謹設計中，應依 USB-IF 建議，在製作硬體前模擬整個通道（含線纜）以驗證訊號完整性。關鍵在於把 USB 3.0 SuperSpeed 通道當作短距高速序列鏈路（可比低速 PCIe 或 SATA），並遵守相同 SI 最佳實踐。若偏離基本準則，可能導致訊號錯誤與不必要串擾。通常眼圖量測品質會在專文深入說明，更多內容請參考 JLCPCB 部落格。