基準點在 SMT 鋼網對位中的角色
1 分鐘
- 什麼是基準點標記,它如何運作?
- 基準點標記的類型:
- 基準點的擺放位置:
- 基準點標記的結構:
- PCB 設計中使用基準點標記的準則
- 機器如何使用基準點標記?
- 結論:
許多從事量產 PCB 設計的電路板設計師,對基準點(fiducials)應該都不陌生。自動化影像設備利用基準點來量測板子的方向與角度偏移,協助精準地組裝與放置元件。雖然 PCB 上其他位置也能看到基準點,但它們的擺放位置至關重要。
PCB 是印刷電路板,設計目的就是透過取放設備與自動化鋼板印刷進行組裝。此外,基準點也能擺放在面板或鋼板上,兩者皆用於電腦視覺系統的旋轉對位。設計師通常應遵循眾所周知的 PCB 基準點規範,但面板與鋼板呢?我們將在準備電路板進入量產時,檢視它們的擺放方式。了解更多:如何運用雷射製造 PCB。
什麼是基準點標記,它如何運作?
基準點標記通常是一個圓形焊墊或其他裸露銅面,外圍環繞一圈淨空區。它作為自動化設備(包括取放機)的參考點,也用於 PCB 鋼板的對位,確保元件能精準地放置在板子上。
在組裝過程中,電腦視覺系統會尋找基準點標記並利用其位置來對齊 PCB 與元件。對表面黏著技術(SMT)元件而言,基準點標記特別有用。建議在細間距封裝(如 BGA、QFN、QFP)旁擺放標記。
基準點標記的類型:
PCB 設計中常見的基準點標記有兩種:
- 全域基準點標記
- 局部基準點標記
全域基準點標記:通常又稱面板基準點,擺放在將多片 PCB 固定在一起進行組裝的拼板軌道上,或靠近 PCB 角落的位置。
局部基準點標記:通常比全域基準點小,擺放在走線複雜或元件密度高的區域。組裝機可利用局部基準點標記精準判斷元件封裝,並降低基準點擺放錯誤。
一般而言,三點網格系統至少要有兩個全域基準點標記,分別位於左上角與右下角。
基準點的擺放位置:
1. 在 PCB 上:
眾所周知,基準點應擺放在 PCB 上。通常沿板邊放置,靠近固定孔(因為固定孔通常位於板角)。在 PCB 上的擺放方式如下:
- 全域基準點:通常位於 PCB 的左下、右下與右上角。
- 局部基準點:位於某些高密度元件旁,通常銅徑 1 mm,防焊開口直徑 2–3 mm。
2. 在面板上:
當板子進入製程流程時,基準點通常擺放在面板上,為整個面板提供方向量測。與 PCB 類似,面板基準點通常靠近板邊的基準孔周圍。
面板基準點的尺寸可與標準板級基準點相同。但由於板子在面板內的排列方式,面板基準點僅用於面板本身。當每片板子從面板分離後,仍會有自己的標記以確保對位。
3. 在鋼板上:
焊膏鋼板也必須與 PCB 的參考邊或參考點精準對齊。鋼板與面板、PCB 用途相同,也可包含基準點。全域基準點在鋼板上的位置通常與 PCB 一致。
基準點標記的結構:
理想的基準點標記應為實心銅圓。IPC 規範指出,同板上的基準點標記最小直徑 1 mm,最大 3 mm,尺寸差異不得超過 25 µm。標記周圍應有無防焊、無其他圖案的淨空區,淨空區至少等於標記半徑,但組裝廠偏好淨空區直徑與標記直徑相同。
PCB 設計中使用基準點標記的準則
在 PCB 設計中加入基準點標記時,請遵循以下重要原則:
- 基準點標記直徑通常介於 1–3 mm。
- 若 PCB 雙面都有元件,兩面都應加入基準點標記。
- 基準點表面平整度應小於 15 µm,以獲得最佳效果。
基準點與板邊的距離不得大於「基準點淨空區 + 7.62 mm」。設計師常將基準點放在拼板軌道上,但為了同時支援拼板與單板組裝,單板也可擁有自己的基準點標記。
機器如何使用基準點標記?
基準點標記讓機器更容易辨識電路板的方向與電路布局位置。大多數板子使用三個標記,各自有特定功能。
- 第一個基準點讓機器辨識 PCB,並提供 X、Y 參考座標。
- 第二個基準點讓機器在板子被夾住時,偵測電路布局是否扭曲及其方向。
- 第三個基準點讓機器判斷電路圖形是否因板子伸縮而變形。長距離累積的微小變化可能相當可觀,因此對大板特別有用。
結論:
總之,只要自動化設備能以獨特方式使用,設計師在板上放置基準點的數量並無嚴格上限。由於大多數自動化設備都依賴基準點進行定位與註冊,因此在設計階段納入基準點標記並在 DFM 審查中檢查,是至關重要的步驟。
表面黏著組裝設備利用這些基準點標記,確保板上的銅圖案完美對位且方向正確。大多數組裝機透過攝影機尋找板上的基準點標記並進行進一步調整。
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......