用於阻抗匹配的反射規則計算器

每當訊號以數位方式從一點傳送到另一點時，都會改變訊號線的狀態。訊號狀態的變化在電路中傳播時可被視為電磁波。當電磁波遇到從一種介質到下一種介質的邊界時，就會發生訊號反射。波遇到邊界時，部分能量會以訊號形式傳輸，部分則被反射。此過程將無限持續，直到能量被電路吸收或散逸到環境中。

對電機工程師而言，發生此邊界的介質通常以其電阻抗來描述；也就是說，邊界即為阻抗改變之處。

在 PCB 設計中，當電氣訊號沿著走線傳播並遇到阻抗不匹配時，就會發生反射。此不匹配會導致部分訊號反射回源端。反射可能導致訊號完整性問題，例如失真、雜訊與資料錯誤，特別是在高速數位或射頻電路中。

反射雜訊為何成為問題？

由於訊號線上的反射，路徑中會累積額外能量，導致訊號雜訊問題。反射雜訊會將訊號推向不可預測的值，並將原本確定性訊號的整體形狀變為隨機訊號。工程師的任務是透過阻抗匹配將反射訊號量降至最低，並最大化傳輸訊號量。如此一來，額外能量便會在累積並淹沒訊號之前被耗散。

若反射脈衝的能量在下一個脈衝產生前未耗散，能量將累積並相加，形成稱為疊加的現象。反射後，若波的相位與振幅與原始訊號對齊，就會形成駐波。若傳輸線上形成駐波，將在訊號路徑中引入大量雜訊。幸運的是，訊號通過電阻元件時會衰減，因此簡單的串聯電阻可能有助於減少此寄生效應。本文後續將討論更多降低雜訊的方法。

數位訊號雜訊分析：

傅立葉定理指出，數位波可以表示為諧波相關的正弦和/或餘弦波分解分量。若上升/下降時間足夠短，單一脈衝可包含數十個小振幅波。

下圖中，您可見到一個未阻尼的數位訊號從低邏輯狀態切換到高邏輯狀態。對於實際感興趣的訊號，我們可將波形分解為一系列正弦波。如上圖所示，真實的數位訊號具有大頻寬，其中任何部分能量都可能在電路中產生諧振。這與射頻訊號形成對比，後者頻寬極窄，諧振易於計算。

電路阻抗：

在包含電阻、電感與電容的電路中，阻礙電流流動的總等效電阻稱為阻抗。阻抗由電阻性與電抗性元件組成。電阻會將電路能量以熱形式耗散。電路中可恢復的能量存在於導體、電感與電容所滲透與環繞的電磁場中。

阻抗通常以符號「Z」表示，為一複數，實部為電阻，虛部為電抗。電容性電抗指電容對交流電的阻抗，電感性電抗指電感對交流電的阻抗。電容與電感對交流電的綜合阻抗即為阻抗。阻抗單位為歐姆。

PCB 設計中的阻抗控制是什麼？

高速電路工作頻率可達數 GHz，因此高頻電路更易受雜訊影響，需要特殊設計程序。電路板本身的製程參數可能變化，導致阻抗改變並造成訊號失真。因此，對於高速電路板上的導體，其阻抗值需控制在特定範圍內，此做法稱為「阻抗控制」。PCB 設計師通常需為用於高速數位應用、高速訊號處理與高品質類比視訊（如 DDR、USB、SSD、Gigabit Ethernet）的 PCB 實施阻抗控制。

高頻時，電路行為會因邊緣電容與電感等寄生效應而改變。PCB 訊號走線也會表現得像傳輸線，且訊號走線上每一點都有阻抗。因此，原始訊號會失真，原意從發送端傳送的內容可能在到達接收端時已改變。為實現無失真訊號傳輸，PCB 訊號走線必須保持阻抗一致。這是改善 PCB 走線佈線訊號完整性的第一步。

PCB 設計中阻抗的計算方法：

傳輸線阻抗在建立設計的層疊結構時決定。能夠調整以下板層屬性，可讓您在佈線時控制阻抗、損耗與傳播延遲。設計 PCB 層疊時，設計師需設定層排列與層厚度，並選擇 PCB 材料。做出這些決策後，設計師需決定所需的 PCB 走線寬度，以達到所需的 PCB 傳輸線阻抗。

PCB 傳輸線計算器隨處可得，提供您計算無損阻抗、無損傳播延遲或直流電阻等工具。這些數值雖有用，但無法告訴您設計的全貌。線上計算器在阻抗計算時也常給出不正確的結果，特別是因為它們無法考慮傳輸線中的色散與粗糙度等基本現象。

線上計算器通常使用 Wadell 方程式以數值方式決定傳輸線阻抗。較簡單的計算器則使用準確度較低的 IPC-2141 方程式。您在線上或許多設計應用程式中找到的 PCB 傳輸線計算器無法用於獲得準確的阻抗值，因為它們未在計算中考慮損耗角正切或色散。因此，需要更精確的工具來執行這些任務。

決定傳輸線阻抗的因素：

影響阻抗的因素由以下幾點決定：

• 介電常數實部：介電厚度與阻抗成正比。介電層越厚，阻抗越高。

• 損耗角正切與色散：損耗角正切在 PCB 設計中衡量訊號通過時介電材料以熱形式損失的能量。它影響訊號完整性，特別是在高頻時，會導致訊號衰減。高速與 RF 設計偏好使用損耗角正切較低的材料，以減少訊號劣化。
• 走線與鄰近參考平面的距離：兩條走線間的距離與阻抗成反比。適當的間距對於維持受控阻抗至關重要，可確保高速與 RF 電路的訊號完整性。

• 銅走線厚度與粗糙度：銅箔厚度與阻抗成反比。銅越厚，阻抗越低。可透過圖形電鍍或選擇適當厚度的基材銅箔來控制銅厚度。
• 走線寬度：走線寬度與阻抗成反比。較細的走線寬度具有較高阻抗，較寬的走線寬度具有較低阻抗。為達到更好的阻抗控制，需將走線寬度控制在 ±10% 公差內。為確保走線寬度準確性，需根據蝕刻底切、光刻誤差與圖形轉移誤差對光罩進行工程補償。

如何降低反射雜訊：

您可使用多種方法管理設計中的反射雜訊。以下概述一些可用技術。

1. 計算走線阻抗

在走線跨越元件、導通孔或元件焊盤後保持恒定阻抗。為保持恒定阻抗，您需能夠計算走線阻抗。您的 PCB 程式應允許您執行此操作，但也有線上工具可用。一旦確定了走線與間距寬度，請在整個佈線中保持它們。

2. 走線一致性

為在差分對或單端走線中保持恒定阻抗，您必須保持恒定走線寬度、恒定間距以及與所有其他導體的恒定距離。若您用隨意走線跨越受控阻抗對，將改變阻抗並產生反射點。

3. 減少反射點

您也可以考慮如何從源頭減少反射點的發生。

4. 注意板邊的導通孔

導通孔對高速電路設計師可能是個問題。若導通孔延伸至超出訊號走線的未使用層，電路阻抗會突然改變。在板邊的轉換處，走線離開導通孔（約 50–150 Ω）進入空氣（約 377 Ω）時會發生阻抗不匹配，在此位置產生反射點，可能嚴重劣化訊號。

5. 背鑽導通孔

解決方案是讓您的 PCB 製造商「背鑽」導通孔，從板外層移除未使用的導通孔。背鑽導通孔可顯著改善邏輯轉換。

減輕現有反射雜訊：

另一項重要技術是在所有具有快速上升/下降時間的驅動訊號源附近串聯阻尼電阻。這有時稱為緩衝電阻。發生的任何訊號反射都會在每次通過電阻時迅速衰減。這些通常是 <100 Ω 的電阻，放置在靠近驅動訊號源（如時脈源、GPIO 等）的位置。基本概念是創建一個阻尼電路——讓訊號僅一次上升到適當邏輯位準，而不會有過大的過衝與振鈴。

設計中反射規則的計算：

主要使用 3 個參數來描述阻抗與反射：

1. 電壓反射係數 (VRC)
2. 電壓駐波比 (VSWR)
3. 回波損耗計算器 (RL)

1) 電壓反射係數 (Γ) 計算器：

它是反射波振幅與在接點入射波振幅的比值。反射係數以 gamma 符號表示。反射係數的大小與線路長度無關，僅與負載阻抗與傳輸線阻抗有關。

線上計算器可透過輸入特性阻抗 Zo（歐姆）與負載阻抗 ZL（歐姆）來計算反射係數 (Γ)。此值範圍從 -1（短路負載）到 +1（開路負載），匹配阻抗負載時為 0。

其中，

V- = 反射波振幅（單位 V）

V+ = 入射波振幅（單位 V）

此效應與三個因素有關：阻抗變化的大小、訊號的上升時間，以及窄線上訊號的延遲。

2) VSWR 計算器：

VSWR（電壓駐波比）是衡量射頻功率傳輸到負載的效率的指標。VSWR 衡量多少訊號反射回系統。它是傳輸波與反射波的比值。高 VSWR 表示傳輸線效率差與能量反射。其值範圍從 1 到正無限大。

3) 回波損耗 (RL) 計算器：

回波損耗是指損失到負載且未以反射形式返回系統的功率量。它以 dB 表示——回波損耗越高表示負載損失的功率越多。這是反射係數絕對值的 dB 值。此損耗值在 100% 反射時為 0，在理想連接時為無限大。

使用 VSWR 的回波損耗計算器：

使用 VRC 的回波損耗計算器：

JLCPCB 阻抗計算器工具：

PCB 設計中的傳輸線可能有不同公式，因此使用這些軟體不易獲得精確的阻抗匹配值。最佳做法是聯繫製造商，使用他們校準的阻抗計算器工具計算阻抗。

JLCPCB 阻抗計算器工具是 JLCPCB 提供的線上資源，可協助設計師計算 PCB 走線阻抗。此工具對於設計受控阻抗至關重要的高速電路至為重要。

主要特點：

1. 走線類型選擇：可選擇微帶線、帶狀線或差分對。

2. 輸入參數：輸入走線寬度、走線厚度、介電常數以及走線與參考平面的距離。

3. 即時計算：工具根據輸入參數即時提供特性阻抗計算。

4. 材料特性：可讓您選擇不同的 PCB 材料，這會影響介電常數與阻抗。

選擇傳輸線類型（如微帶線或帶狀線），輸入 PCB 材料的介電常數，輸入走線寬度、厚度與到參考平面的距離。工具將計算並顯示阻抗值。此工具廣泛用於 PCB 設計，以確保阻抗符合所需規格，特別是在高速或 RF 電路中。您可透過網站存取JLCPCB 阻抗計算器 。