PCB 阻抗控制入門指南

最初發布於 Jun 08, 2026, 更新於 Jun 08, 2026

1 分鐘

當數位訊號從一點傳輸到另一點時，會導致訊號線的狀態發生變化。這種變化可以理解為電磁波在電路中移動。當此波遇到不同介質之間的邊界時，就會發生反射。在這個邊界上，部分波的能量會繼續作為訊號傳輸，而其餘部分則會被反射。此過程會不斷重複，直到能量被電路吸收或消散到環境中為止。

對於電氣工程師而言，此邊界通常由電氣阻抗的變化來定義。在 PCB 設計中，當訊號沿著走線遇到阻抗不匹配時，就會發生反射。這種不匹配會導致部分訊號反射回其源頭，從而引發訊號完整性問題，例如失真、雜訊和資料錯誤，尤其是在高速數位或射頻電路中。

電路的阻抗：

在包含電阻器、電感器和電容器的電路中，阻礙電路中電流流動的總等效電阻稱為阻抗。阻抗由電阻性和電抗性元件組成。電阻器以熱能的形式耗散電路的能量。電路中可回收的能量存在於滲透並圍繞導體、電感器和電容器的電磁場中。

impedance formula

阻抗通常以符號「Z」表示，測量單位為歐姆 (Ω)，它是一個複數，實部稱為電阻，虛部稱為電抗。阻抗是交流電路中電阻、電感和電容的綜合效應。特定電路的阻抗並非恆定不變；其值由交流電頻率、電阻 (R)、電感 (L) 和電容 (C) 共同決定，因此會隨著頻率的變化而改變。

什麼是阻抗匹配？

阻抗匹配是一種確保訊號源或傳輸線與其負載之間相容性的方法。它可以分為低頻匹配和高頻匹配。在低頻電路中，由於波長相對於傳輸線來說較長，因此可以忽略反射。然而，在高頻電路中，波長較短，與傳輸線的長度相當，反射訊號疊加在原始訊號上會改變其形狀，進而影響訊號品質。

effect of signal mismatch

訊號反射：

由於邊緣電容和電感等寄生效應，電路在高頻下的行為會發生變化。PCB 訊號走線的行為也類似於傳輸線，訊號走線上的每一點都具有阻抗。

signal reflections

結果，原始訊號會失真，從發送端原本打算傳輸的訊號，在到達接收端時可能已經改變。因此，為了實現無失真的訊號傳輸，PCB 訊號走線必須保持一致的阻抗。

PCB 設計中常用的阻抗線：

阻抗匹配能有效減少或消除高頻訊號反射。常用的阻抗線可分為以下四種類型：

1. 單端阻抗線：

單端阻抗線指的是 PCB 上單一走線的阻抗，通常分為兩種主要類型：微帶線和帶狀線。

microstrip and stripline

微帶線：位於 PCB 外層的訊號走線，其正下方的內層有一個接地平面。阻抗由走線的寬度、走線與接地平面之間的介電質（絕緣材料）厚度以及材料的介電常數控制。
帶狀線：夾在兩個接地平面之間的訊號走線，通常位於 PCB 的內層。阻抗由走線寬度、走線上方和下方的介電質厚度以及介電常數控制。

2. 差分對阻抗線：

兩條平行的走線，承載大小相等、方向相反的訊號，通常用於高速資料傳輸。阻抗由走線寬度、走線之間的間距以及材料的介電特性控制。其標準化阻抗為 90–110 歐姆。

single ended and differential pair

3. 共面單端/差分對阻抗線：

位於外層的訊號走線，其兩側（通常在同一層）有接地平面。阻抗由走線寬度、走線與相鄰接地平面之間的間距、走線下方介電質的厚度以及介電常數決定。其標準化阻抗為 50 歐姆（單端）、90–100 歐姆（差分對）。

阻抗匹配 PCB 設計考量：

effect of impedance

PCB 走線的阻抗計算與測量：

對於需要阻抗控制的訂單，必須以表格或圖表形式提供您的阻抗要求，以及壓縮的 PCB 檔案。下圖列出了走線的一般阻抗值，以及走線寬度、間隙和層別資訊。

impedance table

使用 JLCPCB 阻抗計算器：

開啟 JLCPCB 的「阻抗計算器」，輸入阻抗值，同時選擇對應的層壓結構和其他相關參數，例如電路板厚度。在您的工程資料中設計相應的線寬和間距。

impedance calculator

重要製造商注意事項： 對於選擇「阻抗控制」為「是」的訂單，我們的工廠將把阻抗控制在 ±10% 的容差範圍內。如果您選擇「否」，我們將不控制阻抗，但會確保線寬和間距在 +/-20% 的容差範圍內。雙面電路板尚不提供阻抗控制服務。

結論：

阻抗匹配是高速 PCB 設計的關鍵環節，可確保最佳的訊號傳輸並維護訊號完整性。透過仔細考量阻抗值、線寬、間距、介電特性和參考層，設計人員可以有效減少訊號反射和失真。實施阻抗控制線，並利用如JLCPCB 阻抗計算器等工具，可以簡化設計流程，並幫助達成所需的阻抗值。透過適當的阻抗匹配技術，設計人員可以提升高速 PCB 的效能和可靠性，實現現代電子系統中電子訊號的無縫傳輸。