高速剛性 PCB 設計中的訊號完整性實用指南
1 分鐘
- 訊號完整性基礎：
- 何時需要擔心訊號完整性？
- 如何測試訊號完整性：
- 眼圖分析：
- 如何解決訊號完整性問題：
- 結論：
我們經常提到訊號完整性這個詞，它到底是什麼？是與訊號參數有關，還是與系統參數有關？簡單來說，當訊號沿著導線或傳輸線傳送時，某些參數會在發送端與接收端之間發生變化。對於高速訊號，訊號損耗會更嚴重，導致資料遺失與訊號損壞的問題。那麼，哪種訊號會受到干擾，又是如何被改變的呢？我們已經討論了訊號在傳輸過程中改變特性的四個主要原因。
接著回答第二個問題，是哪種訊號：基本上，在高頻情況下，應該是高速切換的 0 與 1。如果任何 0 變成 1，或 1 變成 0，就會發生資料遺失。是的，也有一些錯誤修正碼技術，但那是另一個主題了。為了解決這個問題，我們必須考慮疊構設計與阻抗控制等因素。設計團隊可以透過追求更小的外型尺寸來提升完整性，這也能減少訊號中的寄生效應。在本文中，我們將探討訊號完整性的基礎、佈線策略，以及如何徹底解決或消除這些問題。
訊號完整性基礎：
走線在低頻時只是簡單的連線，但在高頻時，這些相同的走線會變成傳輸線，導致振鈴、反射、串音等不良後果。要在高速 IC 之間實現可靠的通訊，就必須維持適當的訊號完整性。
電路板上的訊號品質可能因多種因素而劣化，這些因素可歸納為幾大類。上述所有條件在其他文章中也有詳細說明。你應該留意以下四個主要的訊號完整性問題領域：
1) 電磁干擾（EMI）：
EMI 是由不想要的電氣脈衝引起的一種干擾，根據 PCB 設計基礎，若高速傳輸未受適當控制，就會導致電磁干擾與訊號損失。本質上，這是一種天線效應，一顆晶片的電磁干擾會影響另一顆晶片，並在所有設計中持續發生。這類問題通常源自缺失的回返路徑。請參閱我們的 EMI 深度文章以了解更多。
2) 非預期電磁耦合（串音）：
緊密佈線的訊號之間若發生非預期的交互作用，可能導致串音，使一個訊號干擾另一個訊號。想像兩場對話在彼此旁邊進行，如果距離太近，說話者可能會因為聽到對方而分心。同樣地，當電路板上的走線過於接近時，一個訊號可能會不小心「聽到」另一個訊號，進而產生干擾。
3) 同時切換雜訊（Ground Bounce）：
當電路板上有大量元件在高與低狀態之間切換時，電壓位準在變低時可能無法如預期回到接地電位。若低狀態的電壓位準反彈得太高，可能會被誤認為是高狀態。當多個這類情況同時發生時，電路可能會出現錯誤或重複切換，導致功能異常。
4) 阻抗不匹配：
根據訊號完整性基礎，阻抗不匹配是指沿著走線的電氣阻抗（電阻）發生變化。這對進出積體電路的高速訊號尤其重要。這種差異會導致訊號反射，進而造成訊號失真。請參閱我們的深入文章以了解更多關於阻抗不匹配的資訊。
何時需要擔心訊號完整性？
技術上來說，任何設計都會有某種程度的訊號完整性問題，但如果你不是處理高速數位訊號，這些問題通常不會影響產品運作或產生過多雜訊。並非每塊 PCB 都需要採用高速設計方法。請依照以下步驟判斷你的設計是否屬於此類別：
- 最大頻率內容（Fm）超過 50 MHz
- 最快上升/下降時間（Tr）小於 10ns
- 資料傳輸速率大於 20 Mbps
- 使用近似公式：Fm ≈ 0.5/Tr
如何測試訊號完整性：
使用向量網路分析儀（VNA）進行 S 參數量測，以及使用標準測試位元流進行眼圖測試，是評估數位系統的兩項最關鍵測試，當然還有其他可執行的訊號完整性測試。示波器通常用於位元錯誤率計算與眼圖，但某些 VNA 也能產生眼圖。
眼圖量測與擷取的位元錯誤率對於評估數位通道至關重要。它們提供了一種總結性評估，可量化損耗、由訊號反射引起的 ISI、抖動，以及是否需要等化調整。
眼圖分析：
沒錯，這是一種在實際系統中觀察訊號完整性的方法。它以發送端訊號為參考，與接收端訊號進行比較。將兩者匹配後，用眼圖的方式繪製輸出。這是什麼樣的「眼睛」？我們如何從中量測與計算訊號完整性？這些問題都在我們最近關於眼圖的部落格中有詳細說明。
這裡我們只能說，如果訊號失真越嚴重，眼圖的形狀就越封閉。如果訊號與輸入完全一致，我們會得到一個完全張開的眼睛。作為參考，我上傳了一張圖，你可以看到這兩種現象。
如何解決訊號完整性問題：
維持訊號完整性的關鍵在於明確定義接地，並在佈線時讓接地靠近關鍵訊號線。大多數 EMI 與訊號完整性問題，都可透過良好的疊構設計、電源與接地層選擇，以及訊號層識別來解決。妥善設計的疊構對電源完整性也有顯著幫助。
常見的疊構包含接地、電源與交替訊號層。低阻抗的回返路徑、明確的走線阻抗，以及靠近訊號的接地，不僅能防止反射，還能降低 EMI 的發射與接收，並為不同層的訊號提供屏蔽。以下是一些簡要提示與解決問題的指南：
- 使用短且直接的走線來傳遞高速訊號。
- 避免銳角以減少阻抗變化。
- 使用實心接地層於訊號層下方，提供穩定的回返路徑。
- 差分對長度匹配以最小化偏移。
- 最小化層切換，盡可能使用微盲孔。
結論：
總之，隨著電子系統的演進，訊號完整性將持續是硬板 PCB 性能的關鍵要素，特別是對於高速設計。工程師只要仔細控制阻抗、降低反射、限制串音，並選擇合適的材料，就能在設計中實現可靠的高速連接。
與專業製造商如 JLCPCB 合作，他們提供阻抗控制 PCB 製造與高速疊構支援，可大幅提升一次成功的機率。你甚至可以使用免費的 JLCPCB 阻抗計算器在生產前優化設計。
在 PCB 設計流程早期導入 SI 分析，可讓現代電子設備性能更佳、更可靠，並更快上市。資料損壞、位元錯誤率（BER）升高，或不符合電磁相容（EMC）標準，都是 SI 不佳的徵兆。
持續學習
PCB 阻抗控制入門指南
當數位訊號從一點傳輸到另一點時，會導致訊號線的狀態發生變化。這種變化可以理解為電磁波在電路中移動。當此波遇到不同介質之間的邊界時，就會發生反射。在這個邊界上，部分波的能量會繼續作為訊號傳輸，而其餘部分則會被反射。此過程會不斷重複，直到能量被電路吸收或消散到環境中為止。 對於電氣工程師而言，此邊界通常由電氣阻抗的變化來定義。在 PCB 設計中，當訊號沿著走線遇到阻抗不匹配時，就會發生反射。這種不匹配會導致部分訊號反射回其源頭，從而引發訊號完整性問題，例如失真、雜訊和資料錯誤，尤其是在高速數位或射頻電路中。 電路的阻抗： 在包含電阻器、電感器和電容器的電路中，阻礙電路中電流流動的總等效電阻稱為阻抗。阻抗由電阻性和電抗性元件組成。電阻器以熱能的形式耗散電路的能量。電路中可回收的能量存在於滲透並圍繞導體、電感器和電容器的電磁場中。 阻抗通常以符號「Z」表示，測量單位為歐姆 (Ω)，它是一個複數，實部稱為電阻，虛部稱為電抗。阻抗是交流電路中電阻、電感和電容的綜合效應。特定電路的阻抗並非恆定不變；其值由交流電頻率、電阻 (R)、電感 (L) 和電容 (C) 共同決定，因此會隨著頻率的變化而改變。 什麼是阻抗匹......
阻抗控制佈線如何實現可靠的高速 PCB 效能
重點整理 阻抗控制佈線對 1 Gbps 以上的高速 PCB 可靠性能至關重要。它能透過場求解器計算、具連續參考平面的對稱疊構、穩定低損耗介電材料，以及嚴格的單端／差分佈線規則，精準鎖定各介面的目標阻抗（USB 90 Ω、PCIe 85 Ω、DDR4 40/80 Ω、HDMI 100 Ω），進而消除反射、振鈴與位元錯誤。製造端則需透過精準蝕刻、銅箔輪廓與壓合控制，並以 TDR 測試驗證 ±10% 公差，確保 JLCPCB 從原型到量產皆能提供一致結果。 你是否曾經設計出一片 PCB，所有設計規則檢查都順利通過，但板子製作回來後，卻發現高速訊號充滿反射、振鈴與難以解釋的資料錯誤？如果有，那很可能就是阻抗未受控制所造成的結果。阻抗控制佈線，正是讓「模擬中可行的原理圖模型」轉化為「實體上能正常工作的電路板」的關鍵。沒有它，板上的每一條高速走線都像是在賭運氣。當資料速率上升到 1 Gbps 以上，且訊號邊緣速率低於 1 奈秒時，PCB 上的銅箔走線就不再只是普通導線，而會開始像傳輸線一樣運作。在這個階段，單條走線的特性阻抗，會和確保網表連接正確一樣重要。 即使走線阻抗與驅動端或接收端阻抗之間只有 10–15......
高速PCB阻抗控制：從設計到量產的關鍵細節
做高速PCB設計這麼久，最深刻的體會就是：阻抗控制不是加分項，是高速電路能不能正常跑起來的門檻，沒做好阻抗，後面調訊號、修bug都是白費力氣。 一、為什麼高速電路一定要控阻抗？ 低頻電路設計中，僅需考量導線的電阻參數，信號傳輸速率較低，傳輸過程通常具備較高穩定性。進入高速電路設計範疇後，信號波長與走線長度處於相近量級，傳輸線上的電磁波對路徑中的任何不連續結構均會產生顯著響應。 阻抗不匹配所引發的信號反射，其物理機制與光線在空氣與水兩種介質交界面處的折射、反射現象一致。高速信號經過過孔、地平面分割、線寬突變等阻抗不連續節點時，會產生能量反射，反射波與原始信號疊加後，將直接造成邏輯判決錯誤、信號邊沿抖動等失效現象，即便完成電路板焊接裝配，也無法實現正常功能。 PCB阻抗控制的核心要義，是保障信號從發射端到接收端的整個傳輸通路上，特徵阻抗始終保持連續一致，避免傳輸路徑中出現阻抗突變。 圖1.PCB 受控阻抗傳輸線模型剖析圖 (Microstrip vs. Stripline) 二、業界默認標準：50Ω單端與100Ω差分 高速 PCB 設計規範中，單端傳輸線 50Ω、差分傳輸線 90Ω/100Ω 的阻抗取......
高速剛性 PCB 設計中的訊號完整性實用指南
我們經常提到訊號完整性這個詞，它到底是什麼？是與訊號參數有關，還是與系統參數有關？簡單來說，當訊號沿著導線或傳輸線傳送時，某些參數會在發送端與接收端之間發生變化。對於高速訊號，訊號損耗會更嚴重，導致資料遺失與訊號損壞的問題。那麼，哪種訊號會受到干擾，又是如何被改變的呢？我們已經討論了訊號在傳輸過程中改變特性的四個主要原因。 接著回答第二個問題，是哪種訊號：基本上，在高頻情況下，應該是高速切換的 0 與 1。如果任何 0 變成 1，或 1 變成 0，就會發生資料遺失。是的，也有一些錯誤修正碼技術，但那是另一個主題了。為了解決這個問題，我們必須考慮疊構設計與阻抗控制等因素。設計團隊可以透過追求更小的外型尺寸來提升完整性，這也能減少訊號中的寄生效應。在本文中，我們將探討訊號完整性的基礎、佈線策略，以及如何徹底解決或消除這些問題。 訊號完整性基礎： 走線在低頻時只是簡單的連線，但在高頻時，這些相同的走線會變成傳輸線，導致振鈴、反射、串音等不良後果。要在高速 IC 之間實現可靠的通訊，就必須維持適當的訊號完整性。 電路板上的訊號品質可能因多種因素而劣化，這些因素可歸納為幾大類。上述所有條件在其他文章中也有詳......
PCB 設計中的阻抗控制初學者指南
當數位訊號從一處傳輸到另一處時，會導致訊號線的狀態發生變化。這種變化可被理解為電磁波在電路中傳播。反射發生在這個波遇到不同介質邊界時。在此邊界，部分波的能量會繼續作為訊號前進，其餘則被反射。此過程會重複，直到能量被電路吸收或散逸至環境中。 對電機工程師而言，此邊界通常由電阻抗的變化所定義。在 PCB 設計中，當訊號沿走線遇到阻抗不匹配時就會產生反射。這種不匹配會使部分訊號反射回源端，導致訊號完整性問題，如失真、雜訊與資料錯誤，尤其常見於高速數位或射頻電路。 1. 電路的阻抗： 在包含電阻、電感與電容的電路中，阻礙電流流動的總等效電阻稱為阻抗。阻抗由電阻性與電抗性元件組成。電阻會將電路能量以熱的形式耗散；可恢復的能量則存在於導體、電感與電容周圍及內部的電磁場中。 阻抗通常以符號「Z」表示，單位為歐姆 (Ω)，是一個複數，實部為電阻，虛部為電抗。阻抗是交流電路中電阻、電感與電容共同作用的結果。特定電路的阻抗並非固定，其值由交流頻率、電阻 (R)、電感 (L) 與電容 (C) 共同決定，因此會隨頻率變化而改變。 2. 何謂阻抗匹配？ 阻抗匹配是一種確保訊號源或傳輸線與其負載相容的方法，可分為低頻與高頻匹......
用於阻抗匹配的反射規則計算器
每當訊號以數位方式從一點傳送到另一點時，都會改變訊號線的狀態。訊號狀態的變化在電路中傳播時可被視為電磁波。當電磁波遇到從一種介質到下一種介質的邊界時，就會發生訊號反射。波遇到邊界時，部分能量會以訊號形式傳輸，部分則被反射。此過程將無限持續，直到能量被電路吸收或散逸到環境中。 對電機工程師而言，發生此邊界的介質通常以其電阻抗來描述；也就是說，邊界即為阻抗改變之處。 在 PCB 設計中，當電氣訊號沿著走線傳播並遇到阻抗不匹配時，就會發生反射。此不匹配會導致部分訊號反射回源端。反射可能導致訊號完整性問題，例如失真、雜訊與資料錯誤，特別是在高速數位或射頻電路中。 反射雜訊為何成為問題？ 由於訊號線上的反射，路徑中會累積額外能量，導致訊號雜訊問題。反射雜訊會將訊號推向不可預測的值，並將原本確定性訊號的整體形狀變為隨機訊號。工程師的任務是透過阻抗匹配將反射訊號量降至最低，並最大化傳輸訊號量。如此一來，額外能量便會在累積並淹沒訊號之前被耗散。 若反射脈衝的能量在下一個脈衝產生前未耗散，能量將累積並相加，形成稱為疊加的現象。反射後，若波的相位與振幅與原始訊號對齊，就會形成駐波。若傳輸線上形成駐波，將在訊號路徑中引......