高速剛性 PCB 設計中的訊號完整性實用指南

最初發布於 May 20, 2026, 更新於 May 20, 2026

1 分鐘

我們經常提到訊號完整性這個詞，它到底是什麼？是與訊號參數有關，還是與系統參數有關？簡單來說，當訊號沿著導線或傳輸線傳送時，某些參數會在發送端與接收端之間發生變化。對於高速訊號，訊號損耗會更嚴重，導致資料遺失與訊號損壞的問題。那麼，哪種訊號會受到干擾，又是如何被改變的呢？我們已經討論了訊號在傳輸過程中改變特性的四個主要原因。

接著回答第二個問題，是哪種訊號：基本上，在高頻情況下，應該是高速切換的 0 與 1。如果任何 0 變成 1，或 1 變成 0，就會發生資料遺失。是的，也有一些錯誤修正碼技術，但那是另一個主題了。為了解決這個問題，我們必須考慮疊構設計與阻抗控制等因素。設計團隊可以透過追求更小的外型尺寸來提升完整性，這也能減少訊號中的寄生效應。在本文中，我們將探討訊號完整性的基礎、佈線策略，以及如何徹底解決或消除這些問題。

訊號完整性基礎：

走線在低頻時只是簡單的連線，但在高頻時，這些相同的走線會變成傳輸線，導致振鈴、反射、串音等不良後果。要在高速 IC 之間實現可靠的通訊，就必須維持適當的訊號完整性。

電路板上的訊號品質可能因多種因素而劣化，這些因素可歸納為幾大類。上述所有條件在其他文章中也有詳細說明。你應該留意以下四個主要的訊號完整性問題領域：

1) 電磁干擾（EMI）：

EMI 是由不想要的電氣脈衝引起的一種干擾，根據 PCB 設計基礎，若高速傳輸未受適當控制，就會導致電磁干擾與訊號損失。本質上，這是一種天線效應，一顆晶片的電磁干擾會影響另一顆晶片，並在所有設計中持續發生。這類問題通常源自缺失的回返路徑。請參閱我們的 EMI 深度文章以了解更多。

2) 非預期電磁耦合（串音）：

緊密佈線的訊號之間若發生非預期的交互作用，可能導致串音，使一個訊號干擾另一個訊號。想像兩場對話在彼此旁邊進行，如果距離太近，說話者可能會因為聽到對方而分心。同樣地，當電路板上的走線過於接近時，一個訊號可能會不小心「聽到」另一個訊號，進而產生干擾。

3) 同時切換雜訊（Ground Bounce）：

當電路板上有大量元件在高與低狀態之間切換時，電壓位準在變低時可能無法如預期回到接地電位。若低狀態的電壓位準反彈得太高，可能會被誤認為是高狀態。當多個這類情況同時發生時，電路可能會出現錯誤或重複切換，導致功能異常。

4) 阻抗不匹配：

根據訊號完整性基礎，阻抗不匹配是指沿著走線的電氣阻抗（電阻）發生變化。這對進出積體電路的高速訊號尤其重要。這種差異會導致訊號反射，進而造成訊號失真。請參閱我們的深入文章以了解更多關於阻抗不匹配的資訊。

何時需要擔心訊號完整性？

技術上來說，任何設計都會有某種程度的訊號完整性問題，但如果你不是處理高速數位訊號，這些問題通常不會影響產品運作或產生過多雜訊。並非每塊 PCB 都需要採用高速設計方法。請依照以下步驟判斷你的設計是否屬於此類別：

最大頻率內容（Fm）超過 50 MHz
最快上升/下降時間（Tr）小於 10ns
資料傳輸速率大於 20 Mbps
使用近似公式：Fm ≈ 0.5/Tr

如何測試訊號完整性：

使用向量網路分析儀（VNA）進行 S 參數量測，以及使用標準測試位元流進行眼圖測試，是評估數位系統的兩項最關鍵測試，當然還有其他可執行的訊號完整性測試。示波器通常用於位元錯誤率計算與眼圖，但某些 VNA 也能產生眼圖。

眼圖量測與擷取的位元錯誤率對於評估數位通道至關重要。它們提供了一種總結性評估，可量化損耗、由訊號反射引起的 ISI、抖動，以及是否需要等化調整。

眼圖分析：

沒錯，這是一種在實際系統中觀察訊號完整性的方法。它以發送端訊號為參考，與接收端訊號進行比較。將兩者匹配後，用眼圖的方式繪製輸出。這是什麼樣的「眼睛」？我們如何從中量測與計算訊號完整性？這些問題都在我們最近關於眼圖的部落格中有詳細說明。

這裡我們只能說，如果訊號失真越嚴重，眼圖的形狀就越封閉。如果訊號與輸入完全一致，我們會得到一個完全張開的眼睛。作為參考，我上傳了一張圖，你可以看到這兩種現象。

如何解決訊號完整性問題：

維持訊號完整性的關鍵在於明確定義接地，並在佈線時讓接地靠近關鍵訊號線。大多數 EMI 與訊號完整性問題，都可透過良好的疊構設計、電源與接地層選擇，以及訊號層識別來解決。妥善設計的疊構對電源完整性也有顯著幫助。

常見的疊構包含接地、電源與交替訊號層。低阻抗的回返路徑、明確的走線阻抗，以及靠近訊號的接地，不僅能防止反射，還能降低 EMI 的發射與接收，並為不同層的訊號提供屏蔽。以下是一些簡要提示與解決問題的指南：

使用短且直接的走線來傳遞高速訊號。
避免銳角以減少阻抗變化。
使用實心接地層於訊號層下方，提供穩定的回返路徑。
差分對長度匹配以最小化偏移。
最小化層切換，盡可能使用微盲孔。

結論：

總之，隨著電子系統的演進，訊號完整性將持續是硬板 PCB 性能的關鍵要素，特別是對於高速設計。工程師只要仔細控制阻抗、降低反射、限制串音，並選擇合適的材料，就能在設計中實現可靠的高速連接。

與專業製造商如 JLCPCB 合作，他們提供阻抗控制 PCB 製造與高速疊構支援，可大幅提升一次成功的機率。你甚至可以使用免費的 JLCPCB 阻抗計算器在生產前優化設計。

在 PCB 設計流程早期導入 SI 分析，可讓現代電子設備性能更佳、更可靠，並更快上市。資料損壞、位元錯誤率（BER）升高，或不符合電磁相容（EMC）標準，都是 SI 不佳的徵兆。