PCB 佈局教學:使用 JLCPCB 下單的逐步指南
1 分鐘
- 步驟 1:定義你的 PCB 類型
- 步驟 2:決定 PCB 尺寸
- 步驟 3:指定層數
- 步驟 4:統計焊盤數量
- 步驟 5:填寫需求檔案
- 步驟 6:準備相關檔案
- 步驟 7:提交訂單
- 步驟 8:預期交付檔案
- 步驟 9:品質控管與生產
製作印刷電路板(PCB)既有趣又令人滿足,尤其是當你看到自己的想法成真時。本教學將帶你了解如何在 JLCPCB 訂購 PCB 設計,並根據我們的實際經驗提供實用建議。從選擇板子類型到完成下單,我們會涵蓋所有你需要的知識,讓你快速完成 PCB 製作。
步驟 1:定義你的 PCB 類型
在開始設計之前,先了解你需要哪一種 PCB 非常重要。JLCPCB 提供多種類型,每種都適用於不同用途:
a. 普通板
· 特性:
設計中沒有盲孔或埋孔,所有孔都是通孔。適合不需要高頻訊號或高功率的電路。
· 應用:
一般基礎功能的電子產品。
b. 電源板
· 特性:
電源部分佔設計面積超過 30%。此類型不支援高頻訊號。
· 應用:
大型系統中的電源分配板。
c. 高速或高頻板
· 特性:
適用於頻率高於 1 GHz 的電路,需特別考慮輻射與電磁干擾(EMI)控制。
· 應用:
RF 應用、高速資料處理設備與先進通訊系統。
d. HDI(高密度互連)
· 特性:
採用內徑小於 6 mil(0.15 mm)的微盲孔,每平方英吋通常超過 130 支接腳與 170 英吋走線。
· 應用:
體積小、線路複雜且需高效能的系統。
步驟 2:決定 PCB 尺寸
接著要決定 PCB 的尺寸。若未特別指定,JLCPCB 預設會做成矩形。你可先告知可接受的最大尺寸,工程師會盡量配合。
提示:若設計超出限制,可能需重新調整,導致額外時間與延遲。
步驟 3:指定層數
了解 PCB 將使用多少層非常重要。下單時請明確告知 JLCPCB,並確認所需的最大層數。每增加一層都會提高設計複雜度,請審慎評估。
· 層數最佳化:
若對層數與疊構有特殊需求,請在下單時主動告知廠商。
步驟 4:統計焊盤數量
焊盤數量是關鍵資訊,包含插件與貼片焊盤的總和,直接影響 PCB 的設計與佈局。
· 為何重要:
焊盤越多通常代表設計越複雜,可能需要更高階的製程。
步驟 5:填寫需求檔案
JLCPCB 提供範本,供你填寫詳細需求。此檔案對確保設計與生產順利至關重要。
· 應包含內容:
請列出 PCB 類型、尺寸、層數、焊盤數及任何特殊要求。
步驟 6:準備相關檔案
為確保訂單順利,請上傳正確且整理好的檔案。通常需提供以下內容:
· 原理圖檔:
可使用 EasyEDA Pro 等設計工具產生。
· DXF 檔:
提供 PCB 的 CAD 結構模型。
· 零件規格書:
附上設計中所用零件的 datasheet。
步驟 7:提交訂單
完成上述步驟後即可下單。送出前請再次確認所有需求。提交後你會收到工程圖,若有問題或需修改,可與 JLCPCB 團隊討論。
步驟 8:預期交付檔案
下單後,JLCPCB 將提供以下檔案:
· Gerber 檔:
274X 格式,用於生產 PCB。
· CPL(零件擺放清單)檔:
XLS 或 CSV 格式,供 PCB 組裝使用。
· BOM(材料清單)檔:
用於採購與組裝零件。
· DXF 檔:
供 CAD 建立模型。
· 3D 模型檔:
通常為 OBJ 格式,EasyEDA Pro 使用者亦可取得 STEP 格式。
· 組裝圖:
PDF 格式,顯示頂層與底層絲印的組裝示意。
· 原始設計檔:
完整記錄你的設計。
· PCB 生產說明:
包含阻抗、疊構與製程方法的生產規範。
步驟 9:品質控管與生產
JLCPCB 收到訂單後即開始生產,並進行嚴格品質檢驗,確保符合標準。你可隨時在官網追蹤進度。
保持關注:定期查看更新,可掌握預計交期。
只要按照正確步驟並提供清楚指示,訂購 PCB 其實非常簡單。使用 JLCPCB 的服務,你不僅能獲得高品質製造,還能享受流暢的訂購流程。從選擇 PCB 類型到收到成品,每一步都是實現設計目標的關鍵。
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......