PCB 地彈指南：成因、影響及預防
1 分鐘
- 引言
- 地彈的成因
- 地彈對電路的影響
- 如何測量地彈
- 如何降低地彈
- 地彈常見問題
重點摘要
地彈是一種出現在 IC 晶片地與 PCB 地之間的電壓尖峰。當電流快速流經寄生電感時，便會產生這種現象（V = L × di/dt）。
多個輸出同時切換（稱為 SSO）會令問題更加嚴重。
地彈可能造成邏輯錯誤、錯誤重置及訊號振鈴。
可以使用示波器配合安靜低電平感測線來測量地彈。
良好的去耦、短接地迴路及較慢的壓擺率可以解決大部分問題。
引言
電路板可能通過工作台上的每項測試，但在實際使用時，卻開始無故丟失數據位元或重置。
元件沒有問題，原理圖也沒有問題。很多時候，這類隱藏故障源於地彈——一種只有在足夠多個輸出同時切換時才會出現的切換噪聲問題。
地彈不只是 IC 問題，也是佈局問題。良好的接地及去耦可以吸收地彈；即使使用相同晶片，較長的回流路徑或較弱的去耦也會令問題惡化。
簡單來說，地彈是 IC 內部地與 PCB 地之間的電壓差。當電流快速通過封裝及走線中的少量電感時，便會產生這種現象。
本指南涵蓋地彈的成因、對電路的影響、測量方法，以及如何透過佈局改善。若要了解更多電源供應內容，請參閱PCB 佈局中的旁路電容及PCB 電源分配網絡（PDN）設計指南。
地彈的成因
地彈始於 IC 封裝內部，而不是電路板上。
IC 封裝中的寄生電感
每個 IC 封裝都會在晶片與 PCB 之間增加少量電感。鍵合線、引線框架及焊球都不是理想導線。
可以將它想像成位於晶片地與 PCB 地之間的一個小電感。當電流變化通過該電感時，便會產生電壓：
V = L × di/dt
以典型的 di/dt 值 200 A/µs 為例，即使很小的電感也會產生明顯影響：
| 電感（L） | di/dt | 電壓尖峰（V） |
|---|---|---|
| 1 nH | 200 A/µs | 約 200 mV |
| 2 nH | 200 A/µs | 約 400 mV |
| 5 nH | 200 A/µs | 約 1000 mV（1 V） |
單條鍵合線可能只增加 1 至 5 nH 電感，但快速輸出驅動器可以將 di/dt 推高至數百 A/µs。此時，即使 2 nH 也可能產生數百毫伏的尖峰。
這正是地彈隨時間變得更嚴重的原因。封裝電感幾乎沒有改變，但切換速度提高了。
同步切換輸出（SSO）
單一引腳獨立切換通常不會造成太大問題。真正的問題是 SSO，即同一個 IC 上多個輸出同時切換。
每個輸出都會在同一條共用接地路徑上產生自己的 di/dt，這些電流會彼此相加，而不是相互抵消。
因此，DDR 記憶體或平行 GPIO 等寬匯流排最容易出現嚴重地彈。同步切換的引腳越多，尖峰就越大。
部分數據表會列出建議同時切換的最大輸出數量。將匯流排分散到更多接地引腳或更多 IC，是簡單有效的改善方法。
地彈對電路的影響
安靜低電平輸出引腳應保持在接近 0 V 的平坦狀態。地彈會在相鄰引腳切換期間以電壓尖峰形式疊加在其上。
當晶片地電位移動時，所有連接到它的訊號也會一起移動。原本應保持低電平的引腳可能會出現尖峰。
例如，對於 V_IH 接近 2.0 V 的 3.3 V 輸入，原本接近 0 V 的安靜低電平引腳，在大量切換期間可能向上跳升數百毫伏。這未必會令邏輯 0 變成邏輯 1，但會侵蝕噪聲裕量，甚至進入低電平與高電平之間的未定義區域。
可使用下表將症狀與可能原因對照：
| 症狀 | 可能原因 | 檢查位置 |
|---|---|---|
| 匯流排大量使用時出現位元錯誤 | 共用接地引腳上的 SSO | 同時切換的輸出數量 |
| 隨機重置或鎖死 | 重置、CS 或中斷訊號被錯誤觸發 | 鄰近切換訊號附近的時序 |
| 乾淨邊沿後出現振鈴 | 阻尼不足的 RLC 回流路徑 | 封裝及走線電感 |
| 只有高速運作時出現故障 | di/dt 超過封裝處理能力 | 輸出壓擺率 |
邏輯電平偏移及錯誤觸發
地彈不只會削弱數據線，也可能觸發原本不應該變化的輸入。
時鐘匯流排通常會忽略短暫毛刺，但重置、晶片選擇及中斷線沒有時鐘來過濾噪聲，短暫地彈便可能觸發錯誤邊沿。
重置線是最嚴重的情況。錯誤觸發可能在沒有明顯原因的情況下重置微控制器，日誌通常只會顯示隨機鎖死。
因此，良好工程設計會將重置線及晶片選擇線按照時鐘走線處理：下方使用完整接地、遠離噪聲節點，並在需要時加入小型 RC 濾波器。
訊號完整性下降
地彈也會令原始訊號中沒有的振鈴出現。
回流路徑會形成 RLC 電路。快速邊沿可能激發該電路產生振鈴，而大多數高速數碼路徑阻尼不足，因此振鈴不會立即穩定。
這種振鈴會縮小高速訊號的眼圖開口並增加抖動，甚至可能多次越過接收器閾值，造成重複時鐘觸發。
良好的佈局習慣、短走線、完整接地平面及較小迴路面積，有助控制振鈴。
如何測量地彈
安靜低電平感測線配置：一個輸出引腳保持低電平，同時切換相鄰引腳，並使用高頻寬示波器直接探測。
在修正地彈前，必須先觀察到它。標準方法是安靜低電平感測線測試。
將一個輸出引腳保持在低電平，切換同一接地引腳上的所有其他輸出，並直接探測這個安靜引腳。該引腳上出現的任何電壓，都是地彈，而不是訊號本身。
以下方法可以令測量更準確：
- 使用至少具備 1 GHz 頻寬的示波器。地彈尖峰通常只有數納秒寬。
- 使用短彈簧接地端，而不是鱷魚夾。過長的接地線會加入自身振鈴。
- 盡可能在靠近封裝引腳的位置進行探測。
請查看 IC 製造商的應用筆記，了解確切測試條件。如需了解接地平面對此問題的影響，請參閱PCB 接地平面降低 EMI 噪聲指南。
如何降低地彈
放置在 IC 電源及接地引腳 5 mm 內的去耦電容。
地彈無法完全消除，因為它源自每個 IC 封裝固有的物理特性，但可以將它降低至不再造成問題的程度。
| 技術 | 實施難度 | 最適用於 |
|---|---|---|
| 在 IC 引腳附近放置去耦電容 | 低 | 任何設計，首選改善方法 |
| 完整接地平面及短迴路 | 中 | 所有高速數碼電路板 |
| 控制輸出壓擺率 | 低 | GPIO 及非關鍵時序訊號 |
| 分散或錯開 SSO | 中 | 寬匯流排、FPGA／CPLD |
| 優化降壓轉換器迴路 | 中至高 | 配備開關穩壓器的電路板 |
在 IC 引腳附近使用去耦電容
這是最有效、也是成本最低的改善方法。
在 IC 的 VCC 及 GND 引腳 5 mm 內放置 0.1 uF 低 ESR 陶瓷電容。（0.1 uF 是標準值，但通常會結合 0.1 uF 與 10 uF 進行雙電容量濾波。）這樣可以為切換電流提供短迴路，而不是讓它經過電源及接地平面長距離流動。
使用多個過孔將電容連接到平面，而不要只使用一個過孔。多個並聯過孔可以降低電感。如果空間有限，也可以將電容放在電路板另一面，只要它仍然靠近 IC 引腳即可。
如需了解更多去耦及電源供應內容，請參閱PCB 電源完整性分析指南。
在 PCB 佈局中減少迴路電感
去耦電容負責處理最後幾毫米的電流路徑，其餘部分便屬於迴路電感問題。
保持走線短，並在完整接地平面上方佈線，不要跨越分割平面。詳情請參閱PCB 接地平面降低 EMI 噪聲指南。
在混合訊號電路板上，星形接地佈局可以讓嘈雜的數碼回流電流遠離敏感的模擬訊號。詳情請參閱了解 PCB 設計中的星形接地：實用指南。
不要在高速訊號下方分割接地平面，並讓回流過孔靠近訊號過孔。
控制輸出壓擺率
地彈源於 di/dt，因此較慢的邊沿可以直接改善問題。
許多 FPGA 及微控制器都可以按引腳調整驅動強度或壓擺率。這會降低 dv/dt，進而降低 di/dt。
取捨在於時序。較慢的邊沿需要更長時間越過輸入閾值。GPIO 及非關鍵線路可使用較慢壓擺率，只有真正需要高速的線路才使用全速設定。
分散同步切換輸出
如果 SSO 是主要原因，可以分散切換，而不是只從電氣方面對抗它。
將寬匯流排分散到多個 IC 上，讓電流由更多接地引腳分擔。部分 FPGA 工具也可以在輸出之間加入極短延遲，使它們不會完全同時切換。
即使是少量錯開，也能降低總 di/dt。這對具有寬匯流排的 FPGA 設計尤其有幫助。
降壓轉換器的地彈注意事項
降壓轉換器是電路板上最容易產生地彈的來源之一。
真正的問題是輸入電容熱迴路：電流從輸入電容流出，經過高側 FET、低側 FET，再返回輸入電容。這個迴路每納秒可能產生數安培的電流變化。
保持轉換器下方的接地平面完整，並將輸入電容迴路縮小至最低。控制器 IC 應使用 Kelvin 接地連接，避免嘈雜的功率電流與敏感接地引腳共用同一條走線。
如需完整佈局說明，請參閱開關穩壓器的有效 PCB 佈局指南。
地彈常見問題
問：什麼是地彈？
地彈是 IC 內部地與 PCB 地之間的電壓差，由快速電流變化通過少量寄生電感所造成。
問：PCB 設計中的地彈是什麼原因造成？
主要原因是 IC 封裝中的寄生電感及快速切換電流。多個輸出同時切換，即 SSO，會令問題更加嚴重。
問：如何知道問題是否由地彈造成？
隨機重置、晶片選擇或中斷線錯誤觸發，以及只有在大量切換時才出現的匯流排錯誤，都是常見跡象。使用示波器進行安靜低電平感測線測試可以確認問題。
問：如何修正地彈？
先在 IC 引腳附近放置去耦電容，再使用完整接地平面。降低壓擺率及分散 SSO 也有幫助。
問：地彈也會影響模擬電路板嗎？
會。如果數碼地彈與模擬地共用回流路徑，數碼噪聲便可能耦合到附近的模擬地。星形接地有助將兩者分隔。
結論：PCB 設計中的地彈
地彈源於寄生電感對快速切換電流的反應，可能造成難以追查的電壓尖峰、邏輯錯誤及振鈴。
解決方法主要是良好的佈局習慣：在引腳附近進行去耦，保持接地迴路短而完整，控制壓擺率，以及在寬匯流排上分散 SSO。使用安靜低電平感測線進行測量，確認改善措施是否有效。
在下一塊電路板上應用這些方法。如果希望在製造前由專業人員檢查接地及去耦設計，JLCPCB PCB 佈局服務可以在層疊及佈局仍然容易修改時協助檢查。
持續學習
PCB 地彈指南：成因、影響及預防
重點摘要 地彈是一種出現在 IC 晶片地與 PCB 地之間的電壓尖峰。當電流快速流經寄生電感時，便會產生這種現象（V = L × di/dt）。 多個輸出同時切換（稱為 SSO）會令問題更加嚴重。 地彈可能造成邏輯錯誤、錯誤重置及訊號振鈴。 可以使用示波器配合安靜低電平感測線來測量地彈。 良好的去耦、短接地迴路及較慢的壓擺率可以解決大部分問題。 引言 電路板可能通過工作台上的每項測試，但在實際使用時，卻開始無故丟失數據位元或重置。 元件沒有問題，原理圖也沒有問題。很多時候，這類隱藏故障源於地彈——一種只有在足夠多個輸出同時切換時才會出現的切換噪聲問題。 地彈不只是 IC 問題，也是佈局問題。良好的接地及去耦可以吸收地彈；即使使用相同晶片，較長的回流路徑或較弱的去耦也會令問題惡化。 簡單來說，地彈是 IC 內部地與 PCB 地之間的電壓差。當電流快速通過封裝及走線中的少量電感時，便會產生這種現象。 本指南涵蓋地彈的成因、對電路的影響、測量方法，以及如何透過佈局改善。若要了解更多電源供應內容，請參閱PCB 佈局中的旁路電容及PCB 電源分配網絡（PDN）設計指南。 地彈的成因 地彈始於 IC 封裝內部......
電壓穩壓器 PCB：實用設計指南
重點摘要 電壓穩壓器 PCB 不只是將一種電壓轉換成另一種電壓；它還必須在處理散熱、負載變化與電路雜訊的同時，提供穩定的輸出。 佈局與穩壓器 IC 同樣重要；請將輸入與輸出電容放在引腳附近，使用短的電源連接，並確保接地回流路徑直接且具低阻抗。 線性穩壓器簡單且安靜，但會將電壓差轉化為熱量損失；當降壓幅度或負載電流較大時，開關式穩壓器是更佳選擇。 輸入與輸出電容是穩壓器系統的一部分，並非可有可無的裝飾；其容量、類型，以及在某些情況下的 ESR，都必須符合穩壓器資料表的要求。 使用 12 V 電源設計時，請在佈線前計算功率耗散，因為即使電氣上正確的電路，若穩壓器無法有效散熱，仍可能失效。 開始佈線 12 V 設計前，請使用散熱設計章節中的快速選擇表，確認你的電壓與電流組合適合線性穩壓器，還是需要散熱器或降壓轉換器。 簡介 原型在工作台上看似完美，但接上負載後可能變得不穩定；輸出可能下陷，穩壓器可能熱到無法觸摸，甚至每次馬達啟動時微控制器都會重置。在大多數情況下，真正的問題不是穩壓器本身，而是電壓穩壓器的 PCB 佈局。 良好的穩壓器設計始於正確的電路，但不止於原理圖。走線電阻、電容位置、覆銅面積、接地......
電路板接地平面與電源平面指南 2026
重點摘要 優先保持銅箔連續：完整的 PCB Ground Plane（接地平面）可以建立 Low-Impedance Return Path、降低 Noise，而且即使在 Mixed-Signal PCB 中，通常也比任意分割 Ground Plane 更安全。 從 Current Loop 思考：每一條 Signal 都需要完整的 Return Path。High-Speed Trace 不應跨越 Plane Gap、Slot 或 Cutout。 提早規劃 Stack-Up：在 Routing Critical Signal 之前先決定 Layer Arrangement，並盡量讓 Power Plane 與 Ground Plane 靠近，以降低 Power Distribution Path 的 Inductance。 Placement 比事後補 Filter 更重要：縮短 Decoupling Loop、合理配置 Stitching Via，以及妥善進行 Component Grouping，可以從 Layout 階段降低大量 EMI 與 Ground Loop 問題。 製造前再次驗證：......
LDO vs 切換式穩壓器：效率、雜訊、散熱與 PCB Layout
重點摘要 先計算 LDO 功率耗散：在比較封裝或價格之前，務必先以最大輸入電壓與最大負載計算 LDO 的功率耗散。 規格會隨工作條件改變：壓差電壓、PSRR、雜訊、紋波、效率與暫態響應都應視為與工作條件相關的參數，而不是固定不變的數值。 兩者都高度依賴 PCB 佈局：降壓轉換器的高 di/dt 輸入迴路與高 dv/dt 開關節點會產生不同的耦合機制，因此都需要仔細規劃 PCB 元件配置與走線。 輸出電容選擇：考慮容差、溫度、老化與 DC Bias 效應後，輸出電容仍必須滿足所選 LDO 對電容量與 ESR 的要求。 混合式穩壓：先使用 Buck 再串接 LDO 可以為敏感電源軌供電，但必須先確認壓差裕量、不同頻率下的抑制能力、熱耗散、啟動時序以及反向電流行為。 前言 假設需要將 12 V 輸入轉換成 3.3 V、1 A 輸出。在評估 LDO 與切換式穩壓器時，第一個真正有用的問題並不是哪一顆 IC 封裝更小，而是穩壓器必須消耗多少功率。LDO 的功率耗散約為 (12−3.3)×1=8.7 W。忽略靜態電流時，其效率約為 3.3/12=27.5%。如果降壓轉換器在此工作點假設具有 90% 效率，那麼......
LVDS PCB佈局指南：設計技巧與實作範例
重點摘要 100 Ω差分阻抗：LVDS PCB佈局從一個數值開始：100 Ω差分阻抗。走線寬度、間距與電路板厚度都會決定這個數值。 差分對同步佈線：將同一差分對的兩條走線並排佈線，並將兩者的長度差控制在5至10 mil以內。 完整接地平面：切勿讓LVDS差分對跨越接地平面的缺口，否則會中斷回流路徑並損害訊號。 至少使用4層板：具有完整接地平面的4層板足以應付大多數設計。對於尺寸較大、佈線較密集的電路板，則可使用6層板。 佈線前先驗證：開始佈線之前先檢查阻抗數值。電路板製作完成後才修正，成本會高得多。 簡介 工程師在處理器與螢幕之間接好LVDS鏈路。電路板通電後，螢幕卻閃爍或出現雜訊。 元件沒有選錯，電路圖也沒有問題，真正的問題出在銅箔走線上。這就是為什麼LVDS PCB佈局指南與電路本身同樣重要。 LVDS代表低電壓差分訊號傳輸。它使用兩條匹配的導線傳送資料，而不是使用一條訊號線及接地。這使其兼具高速與低雜訊特性。 LVDS常見於螢幕、相機及車用電子設備。如果您曾經詢問LVDS的用途，簡短答案就是：任何需要在短距離內快速傳輸資料，同時又不希望產生雜訊的地方。 LVDS本身很容易使用，但要把電路板佈......
拒絕炸板：PCB 銅厚、線寬與載流能力實務指南
一、銅厚（Copper Weight）：那個被「秤重」的厚度 大家常說的 1oz、2oz 銅厚 PCB，這單位其實挺反直覺的。它不是長度單位，而是重量單位：指將一盎司（28.35克）的純銅均勻鋪在一平方英尺（約 929 平方公分）的面積上，所形成的物理厚度。 1oz = 約 35μm (1.4 mil) 2oz = 約 70μm (2.8 mil) 為什麼我們不能只靠加寬走線？ 在設計馬達驅動器或高速伺服器電源時，PCB 上的空間通常被擠壓得非常厲害。如果你只有 100 mil 的寬度，卻要跑 20A 的電流，1oz 的銅基本上就是在「玩火」。這時候，把 PCB 銅厚提升到 2oz 甚至 3oz，就成了在有限空間內降低阻值、減少發熱的唯一解藥。 電阻與厚度的物理關係非常直接： 公式裡的 T（厚度）與 W（線寬）是相乘關係，銅厚翻倍，效果等同於線寬翻倍。但在 Layout 佈局上，增加厚度往往比增加線寬容易得多。 二、線寬計算機沒告訴你的「環境潛規則」 基於IPC-2221或IPC-2152標準開發的各類PCB走線寬度計算器，其計算結果均建立在理想散熱環境的假設之上。然而實際工程中，PCB多采用封閉......