LDO vs 切換式穩壓器：效率、雜訊、散熱與 PCB Layout

前言

假設需要將 12 V 輸入轉換成 3.3 V、1 A 輸出。在評估 LDO 與切換式穩壓器時，第一個真正有用的問題並不是哪一顆 IC 封裝更小，而是穩壓器必須消耗多少功率。LDO 的功率耗散約為 (12−3.3)×1=8.7 W。忽略靜態電流時，其效率約為 3.3/12=27.5%。如果降壓轉換器在此工作點假設具有 90% 效率，那麼相同輸出功率下的損耗約為 0.367 W。這裡的 90% 只是示範用的工作點，並不是所有 Buck Converter 都具有的固定效率。

這項計算會直接改變實體設計。LDO 可能需要大量散熱措施，而且即使如此仍可能不具實際可行性；Buck Converter 則需要電感、緊湊的切換迴路 PCB Layout，以及 EMI 驗證。因此，穩壓器的選擇會影響散熱、電池續航、雜訊、電磁輻射、PCB 面積、成本以及開發風險。

低壓差穩壓器（LDO）利用串聯通過元件控制輸出；切換式穩壓器則透過定時切換以及電感、電容等電抗元件傳遞能量。本文主要以同步降壓轉換器（Synchronous Buck）作為切換式穩壓器的比較對象，因為它是最接近 LDO 的降壓替代方案。

LDO 穩壓器如何運作

LDO 內部包含參考電壓、誤差放大器、串聯通過元件以及回授網路。誤差放大器會比較感測到的輸出電壓與參考電壓，並控制串聯通過元件。固定輸出型 LDO 通常已將分壓器整合在內部；可調式 LDO 的原理圖則會使用外部電阻（元件細節可參考 TI 的 LDO 術語指南）。不同 LDO 採用的串聯通過元件架構可能不同，因此 PMOS 架構圖並不能代表所有 LDO。

圖 1：採用 PMOS 串聯通過元件的概念性 LDO 架構與控制迴路。實際接腳配置、補償方式以及電容限制仍應以特定元件資料表為準。

壓差電壓（Dropout Voltage）是指輸入與輸出之間的電壓差下降到某個程度後，穩壓器已無法維持規定輸出的臨界值。資料表通常會在特定負載與溫度條件下定義此數值。由於串聯通路具有有限電阻，因此 Dropout 通常會隨負載增加而提高。設計時應考慮最低電池電壓、供電路徑損耗、輸出容差、溫度以及最差條件下的 Dropout，而不能只依賴 Typical Value。

PSRR（電源抑制比）描述輸入端 AC 擾動有多少會傳遞至輸出端；輸出雜訊則是由穩壓器內部本身產生。PSRR 會隨頻率、負載、壓差裕量、電容量以及架構而變化。當輸入與輸出之間的壓差縮小時，PSRR 可能在進入 Dropout 之前或附近快速惡化。因此，1 kHz 下的 PSRR 數據並不能代表對 2 MHz 切換頻率的抑制能力。

靜態電流（Quiescent Current，Iq）用來維持穩壓器內部電路運作，在低負載或睡眠模式下尤其重要。由於不同廠商對 Ground Current 與 Quiescent Current 的定義可能不同，因此應依照資料表中的定義與工作模式表進行評估。

如果先忽略靜態電流，可以使用以下方式進行初步估算：

以及：

更完整的功率平衡則為：

前提是 Iq 代表從輸入端消耗、但不會流向負載的電流。在 5 V 轉 3.3 V、300 mA 的情況下，簡化後的功率損耗為 0.51 W，理想化效率為 66%。如果是 12 V 轉 3.3 V、1 A，功率損耗則高達 8.7 W，理想化效率只有 27.5%。

封裝、PCB 銅箔、導熱過孔、疊構、氣流以及外殼，會將這些電氣損耗轉化成接面溫升。只有當實際組裝條件與廠商測試板接近時，資料表提供的熱阻數據才具有較高參考價值；不同 PCB 結構可能會明顯改變最終熱性能。

切換式穩壓器如何運作

同步 Buck Converter 會交替導通 High-Side 與 Low-Side MOSFET。電感負責限制電流變化速度，輸出電容則吸收電感電流與負載電流之間的差值，控制器再調整切換時序以維持輸出電壓。非同步 Buck 則使用二極體取代 Low-Side MOSFET。Boost 與 Buck-Boost 等拓撲具有不同的關鍵電流路徑。

圖 2：同步 Buck 功率級概念圖。圖中標示的 Hot Loop 主要由 C_IN、切換 MOSFET 以及它們之間的短距離互連組成。

Buck Converter 可以避免線性穩壓器持續存在的串聯元件壓降損耗，但本身並不是無損耗系統。MOSFET 導通損耗與切換損耗、Gate Drive、控制器電流、磁性元件以及電容 ESR 都會產生損耗。效率會隨輸入輸出電壓、負載、切換頻率、工作模式、溫度以及外部元件而變化。

以前面的 12 V 轉 3.3 V、1 A 為例，假設代表性的工作效率為 90%：

此時的損耗並不是：

因為這個公式描述的是線性穩壓器，而不是切換式穩壓器。

Buck Converter 的輸出紋波是與電感紋波電流、電容量、ESR、工作模式以及 PCB Layout 有關的週期性殘餘訊號。切換暫態則是頻率更高的振鈴與尖峰。這兩者都不等同於輻射 EMI。示波器探棒如果使用過長的接地線，也可能放大看起來的尖峰，因此量測時必須明確定義探測方式以及量測頻寬。

電感值會影響紋波電流以及暫態電流變化速度。DCR 會產生銅損；磁芯材料與頻率會影響 Core Loss；磁芯飽和則可能導致電感值下降並造成電流快速上升。因此應同時確認峰值電流、RMS 熱效應、容差、溫度降額、磁性屏蔽以及故障條件。

LDO vs 切換式穩壓器：主要差異

「LDO 很安靜、Switching Regulator 很高效」這種說法過度簡化。LDO 在接近 Dropout 時可能失去良好的 PSRR，而輸出紋波很低的切換式穩壓器仍可能透過線材耦合高頻諧波。真正有意義的比較必須建立在具體工作條件上。

效率、功率損耗與熱可行性

在 5 V 轉 3.3 V、300 mA 的條件下，LDO 為負載提供 0.99 W，同時損失 0.51 W。若使用具備良好散熱設計的封裝，這可能仍可接受；但如果使用小型封裝、PCB 鋪銅不足，而且環境溫度較高，0.51 W 就可能造成不可接受的溫升。

在 12 V 轉 3.3 V、1 A 時，LDO 會損失 8.7 W。前述 Buck Converter 在 90% 效率假設下則僅損失約 0.367 W。但實際設計仍應查看所選轉換器在不同電壓、負載、溫度與模式下的數據，並將電感損耗一起納入。

例如「超過 1 W 就改用 Switcher」、「300 mA 以下使用 LDO」或「電壓比超過 2:1 就使用 Buck」等經驗法則，只能當作提醒，而不是物理界線。熱設計是否可行，最終取決於封裝、PCB、氣流、環境溫度、Duty Cycle 以及最大接面溫度。

雜訊、PSRR、紋波與 EMI

Intrinsic Noise 是穩壓器內部產生的雜訊；PSRR 描述穩壓器對輸入擾動的抑制能力；Ripple 是週期性的輸出變化；Conducted EMI 與 Radiated EMI 則描述電磁能量如何透過導體或空間耦合。單純用一個「安靜程度」數值，無法完整描述這些不同機制。

如果某個 LDO 的整合雜訊與 PSRR 在實際關注的頻率範圍內符合要求，它就可能非常適合敏感電源軌。然而，PSRR 在接近 Dropout 時可能快速下降。現代 Buck Converter 也可以透過適當的 IC、工作模式、濾波以及 PCB Layout 達到很低的輸出紋波。即使負載點量測到的紋波很低，也不代表輻射 EMI 一定低，因為 Switch Node 仍可能與走線、屏蔽層以及外部線材發生耦合。

PCB 面積、成本與暫態響應

應比較完整實作，而不是只看 IC 封裝尺寸。LDO 可能需要額外散熱鋪銅甚至散熱器；Buck 則需要磁性元件與更多被動元件，但高度整合的模組仍可能非常緊湊。元件高度、濾波元件、Keep-Out 區域以及測試點也都應納入面積評估。

兩種類型都沒有絕對的暫態響應優勢。負載電流剛發生變化時，首先由局部電容提供電流差值，因此 ESR、ESL、電容量以及互連阻抗會決定最初的電壓偏移；之後才由控制迴路與功率級動態決定恢復速度。較小的 Buck 電感值可以加快電流變化速度，但同時也會提高紋波與峰值電流。比較時應使用相同的 Load Step、邊緣速度、電容量、允許的電壓偏移以及恢復時間定義。

結合 LDO 與切換式穩壓器

許多系統會使用以下電源架構：

Buck Converter → LDO → 敏感負載

Buck 負責主要的大幅度電壓轉換，LDO 則在自身 PSRR 能力範圍內，進一步抑制部分傳導式電源擾動。但這並不是電氣隔離，高頻耦合仍可能繞過 LDO。

Buck 輸出的最低電壓，包括紋波低點以及暫態下陷，都必須保留足夠的 LDO Dropout 與容差裕量。額外的壓差則會轉化為熱。例如使用 5 V Buck 供應 3.3 V LDO、負載 100 mA 時，LDO 會損失 0.17 W。如果 Buck 假設為 90% 效率，Buck 損耗約為 0.056 W，整條電源鏈的端到端效率約為 59.4%。如果系統本來就需要 5 V 電源軌，或 LDO 的雜訊改善確實具有價值，這種架構仍可能合理。

將中間電源軌設定得更接近最終輸出電壓，可以降低 LDO 損耗。例如 3.6 V 可能適合供應某些 3.3 V LDO，但必須先確認容差、電壓下陷、Dropout、負載以及溫度，不能把 3.6 V 視為通用建議。

啟動行為也取決於整個系統。應確認 Enable Threshold、Soft Start、Output Discharge、Prebias、電源時序以及反向電流，而不是單純假設 Buck 一定必須先啟動。

整合式 PMIC 也證明混合式穩壓非常常見。例如 ADP5037 在 4 mm × 4 mm 封裝中整合兩組 800 mA Buck 與兩組 300 mA LDO，但其供電範圍無法直接接受 12 V 輸入。TPS65023 系列則整合三組 Step-Down Converter 以及三組 LDO，主要用於單顆鋰離子或鋰聚合物電池供電的系統。這些只是架構範例，並不能直接互相替代，也不代表適用於前述 12 V 案例。

PCB Layout 設計指南

PCB 寄生參數會成為實際電源電路的一部分。即使原理圖完全正確，不良 PCB Layout 仍可能造成振盪、過熱、回授訊號污染或 EMC 測試失敗。

圖 3：LDO 與同步 Buck 的概念性元件配置比較。實際設計應遵循所選 IC 的 Reference Layout 以及封裝說明。

LDO PCB Layout 最佳實務

輸入旁路迴路應保持短且低阻抗。依照 Reference Layout 配置必要的輸出電容以及回流路徑。共用走線可能降低旁路效果，或讓負載電流耦合到穩壓器接地。

部分較舊或採用特殊補償架構的 LDO，需要特定 ESR 範圍才能維持穩定。支援陶瓷電容的架構雖然允許非常低的 ESR，但仍可能限制電容量或 ESR 範圍。應依照實際元件資料表，確認不同負載與溫度下的穩定性要求。X5R 或 X7R MLCC 在 DC Bias 下也可能大幅降低有效電容量。

對可調式 LDO 而言，Feedback 應從預定的 Sense Point 引出，並遠離高雜訊與高電流導體。不要讓負載回流阻抗進入 Sense Ground。裸露式散熱焊墊的連接方式、Land Pattern、錫膏開口以及 Via 配置都應遵循資料表，因為 Exposed Pad 並不一定自動等同於 Ground。

PCB 銅箔可以將熱擴散到電路板內，導熱過孔也可以將裸露式散熱焊墊連接至其他平面。但不存在通用的「一定使用 3 至 5 顆 Via」或「0.5 W 以下一定沒問題」這類規則，因為 Via 幾何尺寸、Plane、PCB 疊構、氣流與組裝條件都會改變結果。應建立符合實際 PCB 的熱模型，並在最差工作條件下測試完成組裝的 LDO。

切換式穩壓器 PCB Layout 最佳實務

對整合式同步 Buck 而言，Hot Loop 主要由高頻輸入電容與 Switch Cell 組成。它代表 ON 與 OFF 狀態電流路徑之間發生快速切換的部分，而不是完整的輸入到輸出功率路徑。

高頻輸入陶瓷電容應直接配置在 V_IN 與 Power Ground 之間，使用短且低電感的連接。這樣可以降低高 di/dt 電流路徑產生的振鈴與磁場輻射。

高 dv/dt Switch Node 則是另一種不同問題。TI LMR60406-Q1 Layout 指南也特別指出，Switch Node 的銅箔面積不應超過電流、熱與製造需求真正需要的大小。

相鄰的參考平面有助於限制回流路徑，但不要任意切割平面，避免電流被迫繞行。部分資料表會要求在 Switch Node 下方設定 Keep-Out，以降低寄生電容，因此「所有位置都鋪完整 Ground Plane」並不是通用規則。

較寬的高電流走線可以降低導通損耗，但過大的 Switch Node 反而可能增加電場耦合。應遵循封裝熱設計要求，但不要為了散熱而無限制擴大高雜訊節點。ADI 曾在特定 LT8614 與 LT8610 Demo Board 之間量測到約 20 dB 的輻射差異，但這不能推導成所有設計都能改善 10–20 dB EMI，或固定提升 1–3% 效率。

CISPR 25主要針對可能影響車輛及相關設備接收器的電磁擾動，其測試配置應納入產品 EMC 計畫。FCC Part 15 Subpart B則涵蓋特定非故意輻射裝置，包括適用範圍內的數位設備以及外接式切換電源。兩者都不是 PCB Layout 標準，也不會僅因電路板包含 Buck Converter 就自動適用。

如果需要更完整的檢查清單，可以參考 JLCPCB 的切換式穩壓器 PCB Layout 最佳實務指南。

如何選擇 LDO 或切換式穩壓器

1. 定義完整輸入電壓範圍。考慮電池狀態、變壓器容差、Surge Requirement、上游供電路徑壓降以及啟動行為。
2. 設定輸出限制。將 DC Accuracy、Line Regulation、Load Regulation、Ripple、Transient Deviation、互連壓降，以及適用時的 Remote Sense Error 一起納入。
3. 建立負載 Profile。記錄典型、最大、峰值、待機以及反向電流條件，並定義 Load Step 幅度與 Edge Rate。
4. 計算 LDO 損耗。使用實際相關的最高輸入電壓與負載電流。如果靜態電流或 Ground Current 對輸入功率有明顯影響，也應加入計算。
5. 先在設計階段評估熱可行性。確認封裝、PCB 鋪銅、疊構、Via、氣流、環境溫度上限、鄰近熱源以及最大接面溫度。
6. 確認 Dropout 裕量。使用實際負載電流與溫度下的 Worst-Case Dropout，而不是資料表首頁上的 Typical Value。
7. 設定效率或電池續航目標。對 Buck 方案，應檢查實際輸入電壓、負載、工作模式與溫度範圍內的效率；對 LDO，低負載時也要計入 $I_q$。
8. 定義雜訊與 EMI 要求。確認敏感頻段、允許紋波、線材耦合路徑，以及需要執行的傳導或輻射測試。
9. 定義暫態要求。明確指定 Load Step、Edge Rate、局部電容量、最大允許偏移以及 Recovery Criterion。
10. 比較完整實作面積。將磁性元件、Filter、散熱鋪銅、元件高度、Keep-Out 以及測試點一起納入。
11. 比較完整成本。除了 BOM 價格，也要計算設計時間、EMI Debug、散熱硬體、所需電池容量以及外殼影響。
12. 評估混合式電源軌。只有當實測或資料表證明 LDO 的後級雜訊抑制值得增加額外損耗與複雜度時，才在 Buck 後加入 LDO。

常見搜尋詞「LDO vs Buck Regulator」並不存在單一的電流或電壓比門檻。只要輸入輸出壓差夠大，即使只有 50 mA 的 LDO 也可能過熱；反之，如果壓差很小且散熱充分，1 A LDO 也可能完全可行。

常見設計錯誤

LDO vs 切換式穩壓器常見問題

結論：LDO vs 切換式穩壓器

穩壓器應根據完整工作條件選擇，而不是依靠一句簡化口號。當 LDO 的電壓差、電流、壓差裕量、穩定性、雜訊以及散熱限制都符合實際電源軌需求時，它是一個非常有吸引力的方案。Buck Converter 則讓較大的降壓比例以及更高功率轉換變得實際可行，但也會帶來磁性元件、切換損耗、高速電流迴路、Switch Node 耦合以及 EMC 設計工作。當 LDO 經過量測或規格證實能提供值得付出額外壓差與熱損耗的後級抑制能力時，混合式穩壓架構就具有實際價值。

在設計初期就應為功率級預留足夠的 PCB 面積、銅箔、參考平面、散熱路徑以及測試點。之後再於明確定義的工作邊界下，在完成組裝的實體硬體上驗證效率、溫度、輸出紋波、負載暫態以及 EMI。

如果工程團隊需要協助將已審查的電源原理圖進一步轉化為可製造的 PCB Layout，JLCPCB 提供專業 PCB Layout 設計服務。提交穩壓器資料表、PCB 疊構、主要電流路徑、散熱限制、元件配置限制以及適用的 EMC 要求，即可讓 Layout 在正式製造之前，依照實際設計條件進行評估與最佳化。