空白 PCB 與零件：在空板上的建構之旅
1 分鐘
- 空白 PCB 材料解析與選擇
- DIY 與原型首選空白 PCB 規格
- 空白 PCB 必備搭配零件
- 將空白 PCB 變為可運作專案
- 結論
空白 PCB 指的是尚未放置任何元件的未組裝電路板。它由覆銅基板製成，經過鑽孔、阻焊與表面處理，是工程師進行原型、實驗與 DIY 專案的畫布。這類單純的 PCB 不含元件。讓我們深入探討產業採用的標準與技術。
通用空白板 vs 預佈線原型板
通用空白板為覆銅板與通用洞洞板，屬於覆蓋銅箔的絕緣基板，可自行蝕刻或手動配線，適合客製形狀與一次性實驗，常用於實驗室、小量蝕刻或手動設計走線。
預佈線原型板則為洞洞板與 SMD 網格板，已預製孔陣列或 SMD 焊盤，方便由麵包板過渡到 PCB，適合 DIY 專案，優勢在於快速而非客製走線。兩者各有定位：通用空白板重客製，預佈線原型板重速度。
覆銅類型：單面 vs 雙面 vs 多層
- 單面 (1 層)： 僅在電路板一側覆銅，成本低、機械穩定性佳，適合不需複雜走線且可接受跳線的專案。
- 雙面 (2 層)： 雙面覆銅並有鍍通孔與導通孔，可在兩面走線，最常見。通常一面為地平面，另一面為訊號走線，是複雜度較低 PCB 的經濟選擇。
- 多層 (4 層以上)： 針對高密度與複雜設計，需多層與適當疊構，以控制阻抗或高雜訊/高速電路。高速設計時須兼顧訊號與電源完整性。
空白 PCB 材料解析與選擇
FR-4、CEM-1、鋁基、軟性—何時使用
FR-4 (玻璃纖維-環氧樹脂) 最常用，成本低、機械穩定性好，適合快速空白 PCB 原型。
CEM-1 / CEM-3：CEM-1 為紙基單層玻纖，機械強度較低，高頻表現差；CEM-3 採用編織玻纖，強度較佳，支援雙面。
鋁基 (MCPCB)：金屬基 PCB 適合散熱，常見於 LED 陣列與功率模組，原型價格高於 FR-4。
軟性 (聚醯亞胺)：需彎折的可穿戴裝置使用，設計複雜且成本高，但能實現獨特外型。
依熱、機械與佈線需求選擇材料。
厚度、銅厚與耐溫等級速查表
| 屬性 | 典型值 |
| 板厚 | 0.8 mm / 1.0 mm / 1.6 mm (標準) / 2.0 mm |
| 銅厚 | 1 oz (35 µm)、2 oz (70 µm)、更厚 |
| Tg (玻璃轉換溫度) | 標準 FR-4 = 130–140 °C；高 Tg = 170–230 °C |
| 熱導率 | 1–3 W/mK (視核心而定) |
DIY 與原型首選空白 PCB 規格
標準 Eurocard 尺寸與銅條板替代方案
標準 Eurocard 尺寸為 100 × 160 mm 與 100 × 100 mm。銅條板為連續銅條，適合穿孔原型，離散電路快速但走線雜亂。替代方案包括洞洞板、單孔板與 SMD 網格板。若需重複迭代，選擇與代工廠最經濟的拼板尺寸。
SMD 友善空白板 (0603/0402 焊盤網格)
許多空白 SMD 原型板內建 0603/0805 封裝網格，0402 需精密佈局。若手焊 SMD，需確認焊盤尺寸與間距。小尺寸 SMD 可設計客製網格，加大焊盤與熱隔離。
穿孔洞洞板演進 (2.54 mm vs 2.0 mm)
2.54 mm (0.1") 為標準洞洞板，相容 DIP 與多數接頭；2.0 mm 則更緊湊但犧牲相容性。依預計元件選擇孔距。
空白 PCB 必備搭配零件
必備連接條、排針與端子台
2.54 mm 排針可模組化測試，方便與麵包板跳線連接。端子台用於電源輸入、音響輸出或現場配線。亦可用邊緣連接器設計 Eurocard 模組。備齊直插與彎角排針及多種端子台。
原型跳線、插座與轉接助手
雌雄跳線為快速配線所需；DIP/SMD 轉接插座支援熱插拔與燒錄；QFN/BGA 轉接板降低焊接風險。這些零件在節省時間與避免挫折上物超所值。
將空白 PCB 變為可運作專案
依量產規模選擇合適的組裝方式：
Dead-Bug、Manhattan、正規蝕刻路線
- Dead-bug：將 IC 倒扣焊接，線接腳位，RF 應用因低引線電感而快速。
- Manhattan 風格：於銅墊上黏貼小銅島，元件跨島連接。
- 正規蝕刻/走線 PCB：使用鍍通孔與專業走線，實現可重複的高可靠度。
實驗或 RF 調整時，Manhattan 風格極為方便。
5 分鐘 SMD 焊接技巧
先點一角對位，再用熱風或回流焊其餘腳位。大量液態助焊可降低時間並減少橋連。焊膏鋼網或針筒可加速整排焊盤。預鍍焊盤可防大元件立碑。若大量 SMD，可向製造商索取經濟型鋼網。
結論
以上涵蓋空白板的類型與標準。一般電子應用可用標準 FR-4；需散熱/功率場合選鋁基；軟性 PCB 則用於穿戴或曲面設計。多數原型使用 1 oz 銅厚與 1.6 mm 板厚；大電流需升級銅厚。
- 低成本原型可選線上代工小量雙面板，權衡單價、交期與運費。
- 散熱需求高 (MCPCB) 原型成本較高，小型鋁基板約 $10–$100，視尺寸而定。
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計：從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容：發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作：它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB，涵蓋電路、封裝、元件放置、佈線，以及原生雙頁原理圖。 工作重點：元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫，以及 45 個元件與其封裝之間以 UUID 建立的連結，對保持專案一致性至關重要。 實用發現：KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決，而不是加入規則排除。 零違規的含意：KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單，但要建立整潔的原生 KiCad 專案，遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中，GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器，重點是保持原生專案一致，而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB：成功之處、失敗環節與經驗總結
重點摘要 測試內容：讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149，並根據四行書面需求，設計一個 TPA3116D2 立體聲擴大機。 產出成果：完成一片 44 × 34 mm、包含 40 個表面黏著元件（SMD）的雙層 PCB，以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節：第一次完整匯入後，專案正常開啟，外觀看起來也合理，但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式：為每個匯入的封裝指定唯一名稱與識別碼後，全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時，將元件庫名稱相同、但原本應保持獨立的封裝，視為同一個封裝。 尚未證實的事項：電路板僅通過軟體檢查，尚未製造、組裝或量測，因此不能據此對輸出功率、熱性能或電磁相容性（EMC）提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論，都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化（EDA）工具中重現，此前尚未有公開示範。 本次測試於 2026 年 9 月 10～11 日進行，使......
AI PCB 設計：透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計：透過 AI 代理，在實際的電子設計自動化（EDA）編輯器中，自動完成原理圖建立、元件選型、佈局與驗證，而不只是生成圖片。 工作流程：透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器，將 EasyEDA Pro 連接至 AI 程式開發代理，例如 Claude Code 或 Codex。 設定與本機運作：設定約需十分鐘，並完全採用本機優先架構：設計資料、API 呼叫與中間產生的程式碼，都不會離開您的電腦。 製造銜接：由於代理放置的是真實元件庫中的元件，匯出的物料清單（BOM）能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸：花費大量時間拖曳符號、重新命名網路，以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理，情況會如何？這個代理不只是畫出一張電路圖片，而是操作實際的 EDA 編輯器，放置真實的符號、導線與封裝，讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中，透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料：ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤：內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查：排除所有設計規則檢查問題、確保電路板外形封閉，並使用檢視器確認鑽孔跨層範圍。 建議做法：使用 Gerber 取得快速報價，同時備妥 ODB++ 資料，以便回覆工程詢問。 一個 Gerber 圖層可能只會表示：「在這裡畫一個 0.5 mm（20 mil）的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊，並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說，製造商收到的是電路板的完整描述，而不只是一組圖稿。 圖 1：CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要，因為製造商每次需要從不同檔案中重新推斷資料關係，都會增加一次出錯的機會。若資料中包含原始設計物件及其關係，可製造性設計（DFM）工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織，以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查：SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中，經常遇到這種情況：電路圖已經檢查三遍，確認沒有問題，按下執行後，螢幕卻彈出一行紅字，模擬直接停止。網路上的對策五花八門：修改 .options、加入電阻、縮小時間步長，輪流嘗試卻像抽籤。其實，收斂問題九成有跡可循；不了解錯誤訊息背後的數值機理，才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0，並透過牛頓－拉夫森法，依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力，但模型與電路結構中的問題，仍需要使用者自行處理。先建立錯誤訊息與對策的對照表，排查時依循明確路線，會比反覆搜尋論壇更有效率。 圖：牛頓－拉夫森法的收斂迭代公式 其中，f′(xn) 在電路中對應的是雅可比矩陣，也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型，定位數值或電路拓撲方面的原因，再調整求解器參數。先確認模型、節點與直流通路合理，再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset，或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣，但大致可歸納為......
EasyEDA Pro 與 KiCad：GPT-6 Astra PCB 設計比較
重點摘要 比較對象：同一個 TPA3116D2 立體聲擴大機專案的兩個版本，分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後，您實際上能夠如何使用與修改它。 接地覆銅：EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域；KiCad 專案則保留兩個原生覆銅區域，可在佈局變更後自動重新填充。 驗證：KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決，沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項：兩個專案均通過各自設定的軟體檢查，但兩片電路板都尚未製造、組裝、進行電氣測試，或經過正式的 DFM 審查。 當 AI 代理替您建立專案時，EasyEDA Pro 與 KiCad 的比較重點也會改變。此時，比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面，還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線，設計檢查也可能全部通過。然而，下一次修改時，仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異，我們使用 GPT-6 Astra 製作了兩次相同的 TP......