電源分配網路設計指南
1 分鐘
- 什麼是電源分配網路（PDN）？
- 為何電源完整性如此重要
- PDN 設計目標（與達成方法）：
- PCB 佈局策略實現良好 PDN
- PDN 設計工具與模擬：
- 設計範例：高速 FPGA 板之 PDN
- 結論：
我們在文章中經常談論訊號、阻抗與差動對。沒錯！訊號的傳播並不簡單，需要遵循許多準則。然而在這一切之中，人們往往忘了電源完整性；若沒有良好的電源完整性，訊號表現會大打折扣。沒有優秀的電源分配網路（PDN），你的訊號充其量只是銅箔上的塗鴉。
本文將從 PCB 的角度探討 PDN 設計準則，了解什麼才是真正良好的 PDN。讀完後你會發現，電源傳遞不只是「配管」，而是精密工程。
什麼是電源分配網路（PDN）？
電源分配網路（PDN）是由平面、走線、導通孔、去耦電容與穩壓器組成的系統，負責將電源從來源傳遞到 PCB 上的主要 IC。IC 的供電是 PDN 最關鍵的一環，若路徑出現壓降，IC 將無法獲得足夠電流，導致跨 IC 的電壓降增加，進而產生誤動作。
電源分配不僅是從源頭到穩壓器，也包含從穩壓器/PMIC 到主電路。去耦電容在 PDN 中也扮演重要角色。因此一條 PDN 鏈包含：
輸入連接器 > 穩壓器/PMIC > 去耦網路 > 電源平面 > 主要 IC > 地回歸路徑 > 去耦電容。
為何電源完整性如此重要
電源完整性（PI）是 PDN 在所有工作條件下，為所有 IC 提供乾淨、穩定、低雜訊電壓的能力。其重要性如下：
- 電壓跌落：當 IC 突然需要電流時，供應電壓可能下降，導致邏輯錯誤。透過適當的去耦與大容量電容即可解決。
- 地彈跳：回流電流可能改變地參考電位，使訊號失真。此時地不再維持 0 V，而是 0.1 V 之類的電壓。
- 雜訊耦合：PDN 中的切換雜訊可能輻射成 EMI，或竄入敏感的類比電路。降壓/升壓轉換器常見此問題。
PDN 設計目標（與達成方法）：
1. 低阻抗路徑
在整個工作頻率範圍內，將 PDN 阻抗維持在目標值以下，例如 <50 mΩ，可透過特性阻抗圖量測。高阻抗會在負載下產生更大的電壓波動，使 PDN 表現更差。
PCB 中建議使用完整電源平面而非長走線，並搭配短且直接的回流路徑。承載大電流的走線要加寬，可用任何線上工具或 JLCPCB 提供的 Python 開源碼計算。
2. 穩定電壓（最小化跌落）
每顆 IC 都需要穩定的輸入電壓，容差通常為 ±3–5%，相關數據可在 IC 資料表的電氣特性欄位找到。若未達準則，小幅跌落就可能使現代 IC 邏輯誤觸發。例如負載突變時，電荷若需從主電源遠距離供應，整體感抗會增加，導致 去耦 問題，如電壓過衝與衰減等二階效應。
PCB 中建議在電源進入點放置至少一顆大容量電容（低頻穩定），並在 IC 接腳附近放置陶瓷去耦電容（高頻暫態）。多顆電容可覆蓋寬頻範圍，但選值需遵循 JLCPCB「去耦與諧振」文章中的準則。
3. 雜訊抑制
現代 IC 工作於 GHz 範圍，任何雜訊都可能毀掉資料；此外切換式轉換器雖提供穩定電壓，卻伴隨高頻漣波。
PCB 設計中需混用不同容值（如 0.1 µF、1 µF、10 µF）且選用低 ESL/ESR 電容，不僅用於電源線，也抑制任何連接到電源軌的其他雜訊源。
4. EMI 與地彈跳控制
若電源傳遞不佳，回流路徑也會變差，導致不必要的輻射與地電位漂移。高電流經由不良路徑返回會產生 EMI 與彈跳。
PCB 設計中應提供連續且不分割的地平面，並將電源與地平面緊貼於預浸層上下疊放，以抑制電磁場跨層耦合。
PCB 佈局策略實現良好 PDN
電容擺放：
- 盡可能靠近 IC 電源接腳。
- 多種容值以覆蓋寬頻。
- 分散擺放避免熱點。
導通孔設計：
- 關鍵去耦使用焊盤內導通孔。
- 避免長導通孔殘段（會增加電感）。
電源域：
- 類比與數位電源分離。
- 將雜訊高電流軌與敏感軌隔離。
回流路徑：
- 高速訊號下方絕不切割地平面。
- 確保回流路徑連續無阻。
PDN 設計工具與模擬：
透過所選疊構模擬設計，可實現更佳 PDN。方法如目標 阻抗，即定義最大允許阻抗（Ztarget）。PDN 阻抗在整個頻率範圍內應低於 Ztarget 以達最佳效能，可多次模擬以獲得更佳曲線。
工具：Keysight ADS、Ansys SIwave、Cadence Sigrity。
設計範例：高速 FPGA 板之 PDN
試想為 FPGA 核心軌（1.0 V、40 A、GHz 切換）設計 PCB：
- 大容量電容：靠近 VRM 處理慢速暫態。
- 中值電容（1 µF、10 µF）：分散於 FPGA 附近。
- 小型陶瓷電容（0.01 µF、0.1 µF）：直接置於 FPGA 接腳下方。
- 疊構：電源與地平面緊密相鄰。
良好的 SI/PI 疊構可為：
- Top — 訊號（元件面）
- L2 — 地（完整）
- L3 — 電源（所有電源；必要時分割島區）
- L4 — 電源（或其他電壓平面分割）
- L5 — 地（完整）
- Bottom — 訊號（銲錫面）
如此可確保短回流路徑、嵌入式去耦與低 EMI。
結論：
訊號或許是舞台焦點，但若沒有穩固的電源分配網路，它們就像沒電的搖滾樂團瞬間崩盤。PDN 是 PCB 設計的無名英雄，確保每顆 IC 獲得乾淨、穩定、無雜訊的電源。以下依設計目標彙整 PCB 設計策略：
運用上述準則與有效策略，即可設計出更優異的 PDN，亦可自由進行模擬。如需更多協助，JLCPCB 設計工程團隊隨時待命，並持續推廣此類知識。
持續學習
SPICE仿真不收斂：矩陣求解、收斂錯誤與優化方法
硬體開發進行電路模擬時，不少工程師都遇過仿真長時間停留在 99.9% 進度並報錯的狀況，常見提示包括 Singular Matrix（奇異矩陣）、Convergence Failed（收斂失敗）以及 Time Step Too Small（時間步長過小）。 現代 EDA 軟體的操作介面十分直觀，只要拖放元件並連接線路就能執行電路模擬，但這也容易讓設計者忽略仿真背後的數學運算邏輯。不論介面多便捷，SPICE 類工具的核心工作都是求解線性或非線性代數方程。原理圖會先轉換為網表，再由求解器透過離散模型近似真實電路的連續物理變化。若要有效排除不收斂問題，就需要理解矩陣建立、迭代與時間離散的基本機制。 一、網表背後的核心演算法：修正節點分析法 MNA 開始仿真後，軟體不會直接從圖形計算電流與電壓，而是先將電路拓撲與元件參數轉換為數值網表。主流 SPICE 求解器通常採用修正節點分析法（Modified Nodal Analysis，MNA），以基爾霍夫電流定律（KCL）為基礎，為獨立節點及部分支路電流建立方程。 線性電路的矩陣表示 對由電阻、獨立電流源與獨立電壓源等線性元件構成的電路，求解器可建立以下線性方......
掌握 PCB 封裝焊墊設計：最佳實務指南
重點摘要 PCB 封裝焊墊圖案（land pattern）會將元件資料表中的尺寸轉換成銅箔銲墊、防焊開窗、錫膏鋼板開孔、絲印及間距區域，確保銲接與組裝可靠。 銲墊尺寸、間距及各層設計應遵循 IPC-7351 標準與製造商的可製造性設計（DFM）規則，以減少錫橋、立碑及銲點裂紋等缺陷。 應依電氣需求、散熱表現、組裝方式及生產數量，在穿孔式（THT）與表面黏著（SMT）封裝焊墊之間作出選擇。 正確的銲墊尺寸、防焊橋（最小 0.1 mm）及錫膏鋼板開孔設計，可避免組裝缺陷並提高一次通過良率。 JLCPCB 提供一站式精密製造與組裝服務，具備嚴格的 ±0.1 mm 公差、經驗證的元件資料庫及免費 DFM 分析工具。 什麼是 PCB 封裝焊墊圖案？為什麼如此重要？ PCB 封裝焊墊圖案又稱 land pattern，是將電子元件連接至印刷電路板的實體配置。它會把元件資料表中的機械尺寸轉換成銅箔銲墊、防焊開窗、錫膏鋼板開孔、絲印標記及間距區域，讓元件能夠可靠地銲接及組裝。 準確的 PCB 封裝焊墊圖案是電子產品成功製造的基礎。即使銲墊尺寸、間距或對位只有些微偏差，也可能造成錫橋、銲角不足、立碑等缺陷，或導致銲......
如何判定正確的 PCB 電壓間距，打造安全可靠的設計
重點摘要 Clearance 是空氣間隙；Creepage 是表面路徑——兩者對高電壓安全都至關重要。 間距應依峰值電壓設定，並遵循 IPC-2221 / IEC 60664-1 標準。 主要影響因素包括：電壓、污染等級、CTI、海拔高度與導體位置。 可使用隔離槽、護環與三防漆來最佳化間距。 量產前務必進行間距計算、DFM 檢查與 Hipot 耐壓測試。 為什麼兩條銅走線在 5V 下運作正常，到了 400V 卻突然電弧擊穿並燒毀？難道只是因為它們是銅，間距規則就變了嗎？如果 PCB 電壓間距不正確，這可能就是一片板子能穩定使用 10 年，或一上電就失效的差別。電壓間距是導體之間的距離，用來避免電流透過空氣擊穿，或沿著板面產生放電。隨著設計逐漸轉向更高電壓的馬達驅動器、LED 驅動器與電源供應器，這項距離要求變得更加重要。 這種隔離已不只是建議，而是強制性的安全問題。間隙不足會導致電弧、漏電痕跡與災難性失效。本指南將釐清 PCB 電壓間距的概念，說明影響它的因素與重要性，以及讓電路板保持安全的設計與製造技巧。讀完後，您將能使用間距計算器取得數值，並有信心地套用到設計中。 為什麼電壓間距在 PCB 設......
銅箔竊盜如何平衡您的 PCB 以獲得更好的製造結果
PCB 銅補償（Copper Thieving）指南 你是否曾在裸板 PCB 上看到空白區域有小圓點、方塊或網格設計？這就是銅補償（Copper Thieving）的作用，它是改善 PCB 製造均勻性最有效卻經常被忽略的技術之一。若沒有銅補償，板子可能出現鍍層不均、翹曲、蝕刻不均或阻抗問題，使得優秀設計在量產時成為惡夢。 隨著現代 PCB 越來越高密度，板上功能元件越來越多，但也會留下大面積空白層壓區，與密集銅區相鄰，形成銅分布不均問題。銅補償透過在空白區添加非功能性銅圖案來平衡整板的銅分布。 銅補償的重要性 隨著電路複雜度增加，PCB 層內的銅分布變得不均勻。例如一個角落可能有密集接地平面，而另一角落只有零星走線。這種不均衡正是銅補償發揮作用的地方。 銅補償的概念與工作原理 銅補償是在 PCB 層稀疏區域添加非功能性銅圖案（稱為 copper thieves），這些圖案不與任何電氣網路連接，僅用於平衡整板銅密度。在電鍍過程中，電流會偏向孤立銅區，造成鍍厚不均。加入銅補償後，電流分布更均勻，使鍍層厚度一致。 常見銅補償圖案 圓點圖案：小圓形焊盤網格，直徑通常 20–40 mil 方形圖案：規則方形......
ZIF 連接器以無需工具的可靠性簡化軟性電路板組裝
ZIF（零插入力）連接器簡介 曾經嘗試將柔性排線插入連接器時，感覺阻力很大，甚至擔心拉斷尾端或損壞連接器外殼嗎？這正是 ZIF 技術要解決的問題。零插入力（Zero Insertion Force, ZIF）連接器允許將柔性印刷線路（FPC）或扁平電纜（FFC）滑入插座，幾乎不需用力，然後用機械操作將電纜牢固固定。隨著裝置變薄、板面空間縮小以及組裝產線增長，ZIF 連接器已成為不可或缺的技術。 ZIF 連接器在柔性 PCB 設計中的需求 柔性與剛柔結合 PCB 已不再是小眾產品。智慧手機、筆電、穿戴裝置、醫療儀器與車載顯示器都需要可靠的柔性到剛性互連。錯位會造成間歇性接觸、訊號中斷及昂貴返工。ZIF 技術可解決這些問題。 ZIF 連接器的工作原理 ZIF 連接器是兩件式設計：FPC 或 FFC 插入時幾乎無電氣接觸，插入後使用翻轉式或滑動式機械桿（Actuator）施加壓力，使電纜接點與連接器端子可靠接觸。 工具免使用的重要性 ZIF 連接器無需特殊工具即可插拔。操作員只需用指尖或簡單塑膠工具即可打開操作桿、插入電纜並鎖定，生產效率可在 3 秒內完成，而傳統摩擦式連接可能耗時更久。 ZIF 連接器......
印刷電路板設計中的環形環：掌握可靠的導孔連接與精密製造
事實上，我有一個值得思考的問題：你上次實際計算 PCB 最壞情況下的環形圈尺寸，並納入所有製造公差是什麼時候？當你說沒有，或是最近沒有，你絕對不是唯一一個。我們通常只是將焊盤尺寸縮放至 EDA 預設值或我們已經用過的數值，而沒有進一步檢查這個數字是否符合實際的鑽孔偏移、層間對位誤差和蝕刻補償。鍍通孔孔壁與各層銅焊盤之間唯一的機械和電氣連接，就是圍繞在所有已鑽孔洞周圍的那一圈薄薄的銅環。 當它剛好足夠時，根本沒有人會注意到它。一旦它處於臨界狀態，你就會遇到間歇性故障，這些故障會持續存在，並在數月後困擾生產工程師。今天，我們將超越教科書的定義。我們將解構實際上決定你實際環形圈餘裕的公差累積，仔細審視 IPC-6012 等級要求（並給予它們應有的重視），同時也會探討在佈線密度與製造穩健性之間取得平衡的設計技巧。 超越基本公式：究竟是什麼決定了你的環寬 你可以自己計算：環形圈的寬度是焊盤直徑與鑽孔直徑差值的一半。因此，一個 0.7mm 的焊盤和 0.3mm 的鑽孔，在任何一側的環寬都是 0.2mm，或大約 8mil。問題在於，這樣一個小小的計算結果更像是個標稱數值，而非你經過整個製造鏈後會得到的數值。實際......