防焊層的基本設計
1 分鐘
- 防焊層的目的
- 防焊層設計
- 防焊層製作
- 防焊層與鋼網層的差異
- 重點提醒:
- 結論
常見的雙面 PCB(印刷電路板)從基材表面向外共有三層:銅層、防焊層與絲印層。這些層透過鑽孔層中的電鍍通孔(PTH)相互連接,實現頂層與底層的電氣導通。
防焊層的目的
1. 防止濕氣及各種化學物質與電解質侵入,避免銅線氧化腐蝕,確保電氣性能。
2. 抵禦外部機械刮傷,維持銅線間絕緣,防止短路。
3. 避免焊接元件時發生非預期焊點連接,導致短路。
4. 減少非焊接區域的焊盤表面處理(如 ENIG、HASL)消耗。
5. 透過多種顏色提升板件外觀美感。
防焊層設計
顧名思義,防焊層並非「完全阻止焊接」。部分新手工程師誤以為在防焊層畫上圖案就會使該區域無法上錫,這種理解並不正確。防焊層指的是板上塗佈防焊油墨的區域;由於它是負片形式,防焊層上有圖案的位置反而不會被油墨覆蓋。為了便於理解,可用雪景類比:
想像涼亭(A)就是防焊層,大雪過後,涼亭下方地面(B)不會有雪(防焊油墨),而未被涼亭遮蔽的區域(C)則會被雪(防焊油墨)完全覆蓋。回到PCB 防焊設計:
1. 銅層上的圖案即為銅線。
2. 防焊層上的圖案會把油墨覆蓋去除。
3. 同一面中銅層與防焊層重疊的區域,即成為裸露銅面(上錫或鍍金)區域。
防焊層製作
在實際生產流程中,鑽孔與電鍍後,會去除不需要的銅,僅保留所需銅線(線路)。接著進入防焊製程:
1. 蝕刻後的銅線經刷板、酸洗等步驟,去除氧化物與雜質,並粗化銅面以增強與防焊油墨的結合力。
2. 整板塗佈防焊油墨並烘乾,再覆上防焊底片;透過紫外線(UV)曝光,使防焊圖案對應位置的油墨固化,保護指定區域。
3. 後續顯影與清洗去除未固化油墨,露出原始銅面,後續可進行鍍錫或鍍金等處理。
防焊開窗需比對應焊盤大,以容許可能的對位誤差(通常整體大 0.1–0.2 mm,即每邊擴大 0.05–0.1 mm)。這可能導致部分焊盤形狀因開窗位置而改變,主要如下:
1. 相關焊盤獨立且無連接線路:焊盤形狀不變。
2. 相關焊盤與線路相連:除焊盤外,線路也會露出一小段。
3. 相關焊盤位於大銅皮上,僅以開窗形成:焊盤形狀由開窗定義,會因防焊擴大而略大於設計值。
重要提醒:若有「焊盤形狀與尺寸須與設計完全一致」的特殊需求,請依我們的製程能力設計防焊尺寸,並於下單時備註「請勿修改原始防焊大小」,同時務必仔細檢查生產檔案。我們依 IPC 標準將焊盤尺寸控制在 ±20% 範圍內。
好消息:為滿足客戶需求,我們已導入先進設備用於多層板,多層板的防焊開窗現可與焊盤 1:1 製作。
防焊層與鋼網層的差異
鋼網層:供鋼網廠製作鋼網,以精準將錫膏印刷至元件焊盤,便於後續 SMT 加工。
防焊層:用於 PCB 製造,有圖案區域不覆蓋防焊油墨,無圖案區域則被防焊油墨覆蓋。
重點提醒:
若要讓特定線路、銅面或焊盤不被防焊油墨覆蓋,並能上錫(或鍍金),必須在防焊層添加圖案。只有銅幾何與防焊圖案重疊的區域才會裸露銅面,並接受所選表面處理(如 HASL、ENIG)。
反之,鋼網層僅供製作鋼網,與 PCB 生產無關,PCB 審核工程師不會處理或提供鋼網層檔案。
防焊橋製作
對於腳距密集的 IC 焊盤,為降低焊接時錫流至相鄰引腳造成短路的風險,可設計防焊橋(即在兩 IC 焊盤間保留防焊油墨)。依 JLCPCB 製程能力,符合以下條件時可製作防焊橋:
結論
防焊以負片形式呈現,防焊層有圖案的區域不會被保護油墨覆蓋,使所需銅線與焊盤得以裸露以便焊接。
在 PCB 製造過程中,防焊油墨經 UV 曝光固化,可防止濕氣與化學品侵蝕銅線,並提供線路間絕緣以避免短路。
設計時須考量防焊開窗尺寸,應略大於對應焊盤以容許對位誤差,這可能使部分焊盤形狀略有變化。
總結而言,防焊層為保護層,可防止焊錫沾附於 PCB 非必要區域,透過保護銅線與避免短路,維持電路的完整性與可靠性。
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......