什麼是衰減:訊號如何隨距離減弱
1 分鐘
- 什麼是衰減?意義與定義
- 不同類型的可變衰減器:
- 訊號或纜線衰減的原因
- 防止或改善衰減率
- 如何計算訊號衰減?
- 為何訊號在導線中傳播時會衰減?
- PCB 中訊號衰減的原因
- 其他降低訊號衰減的方法?
- 提升訊號完整性的設計技巧:
- 結論:
當訊號從源頭經由 PCB 導體傳送到負載時,會因走線電阻與介電損耗而衰減,導致能量損失。訊號衰減是高速訊號在電路板上傳輸時最常見的術語。 它是造成訊號劣化的主要原因之一,進而引發訊號完整性問題。通常頻率越高衰減越明顯,這與集膚效應等現象有關。
衰減係數決定了訊號在仍能提供足夠資料位元或資訊的前提下可傳輸多遠。它量化了不同傳輸介質如何隨頻率降低傳輸訊號的振幅,公式如下:
AF = P 輸出 / P 輸入
訊號衰減係數取決於:
- 傳輸介質長度
- 傳輸介質材料
- 物理條件
什麼是衰減?意義與定義
衰減是訊號在介質中傳播時振幅減小的現象,可能由傳輸損耗、反射或吸收造成。在電氣系統中,衰減指的是電壓沿導線或其他傳輸線流動時的下降。衰減的系統也可稱為劣化系統。
衰減以分貝(dB)表示,代表輸出與輸入功率或強度的比值。衰減值可從無阻礙或完美傳輸的 0 dB,到極大的負數。一個完美的衰減器若為 0 dB,表示在傳輸線上有無限多個抽頭。
不同類型的可變衰減器:
訊號或纜線衰減的原因
談到訊號或纜線衰減,我們指的是發射端與接收端之間的訊號劣化。訊號損失可能由影響纜線品質的多種變數引起,例如:
- 光纖製造不良(連接器不良與熔接品質差)
- 纜線過度彎曲,會造成訊號反射。
- 使用較高訊號波長運作。
- 發射端與接收端之間的纜線過長(衰減隨纜線長度增加)。
防止或改善衰減率
有幾種方法可防止或改善衰減,最常見的方式包括:
1) 使用物理屏障: 防止兩條導體接觸而短路。
2) 使用前置放大器: 在訊號到達目的地前提升強度,減少訊號損失。
3) 使用平衡-不平衡轉換器(Balun): 增加兩條導體間的距離,防止短路。
4) 提高訊號強度: 有助於防止衰減,確保可靠傳輸。
5) 多種訊號增強方法: 可使用各種技術維持訊號完整性。
如何計算訊號衰減?
訊號衰減以每單位長度的分貝(dB)估算,可依功率或電壓計算。
為避免衰減風險,會發送多個訊號以確保至少有一個到達接收端,但此方法會降低整體網路速度。衰減越低,傳輸介質效率越高;衰減越高,訊號損失越多,接收端振幅越小。
為何訊號在導線中傳播時會衰減?
訊號振幅會因走線電阻與電路板介電材料的損耗因子而失真,高頻時更明顯,因訊號傾向沿走線表面傳播。衰減會導致訊號上升時間變慢,並增加資料錯誤機率。
介電吸收: 高頻訊號沿電路板表面傳播時,介電材料會吸收訊號能量,降低訊號強度,只能透過選擇合適的 PCB 材料來控制。選用損耗正切低的材料可減少介電吸收。
集膚效應: 集膚效應是指高頻成分傾向於在導體外表面而非內部傳播。高頻訊號具有自感值,頻率越高感抗越大,會減少 PCB 表面的導電面積。增加走線寬度(表面積)可減輕集膚效應,但改變走線幾何形狀可能導致阻抗問題,未必總是可行。
PCB 中訊號衰減的原因
隨著訊號範圍增加,衰減也會加劇。窄走線與串擾也會影響訊號衰減。以下因素會導致訊號衰減:
傳輸頻率: 波長越短,無線電波衰減越大。這類訊號透過 2.4 GHz 或 5 GHz 電磁波傳送,電磁波頻率高、波長短,因此無線訊號衰減大,無法長距離傳輸。
導體材料的電阻損耗: 傳輸線使用的導電材料(如銅)會引入電阻損耗,導致銅走線上的訊號衰減。
介電材料損耗: 介電材料損耗來自於傳輸線間的介電層,會在基板中形成電導(又稱反向電阻),吸收部分傳播的訊號能量,導致訊號衰減。
銅箔表面粗糙度: PCB 銅箔表面粗糙度也會阻礙訊號傳播,粗糙銅走線增加電阻,因銅表面起伏使訊號上下移動,表面尖峰也會增加電容。使用平滑銅可解決此問題,但成本較高。
其他降低訊號衰減的方法?
可透過以下技術減輕訊號衰減:
使用中繼器: 若接收訊號微弱,可用中繼器再生原始訊號以減少衰減,同時擴展訊號範圍,使其能長距離傳輸而不失效。
使用放大器: 若接收訊號微弱,可用放大器提升振幅,不同於中繼器的是,放大器僅增強振幅而非再生整個訊號。
適當材料選擇: 精心選用低損耗介電材料與低電阻走線,可將訊號衰減降至最低。
使用可程式差分輸出電壓(VOD)設定: 可程式 VOD 可確保驅動強度與線路阻抗及走線長度同步,在驅動端提高 VOD 可增強接收端訊號。
預加重: 使用放大器提升訊號強度並非唯一解,因為它也會放大雜訊與抖動。預加重僅增強訊號的高頻成分,提升第一個傳送符號的位準,若後續符號位準相同則保持不變。例如,若訊號連續三個符號為高位準,僅第一個符號被強調,後兩個維持正常位準。
提升訊號完整性的設計技巧:
- 將天線靠近源頭放置。
- 透過連接不同材料提升導電性。
- 確保無任何因素干擾訊號。
- 讓天線遠離金屬物體。
- 必要時使用功率放大器增強訊號。
結論:
訊號衰減是高速 PCB 設計的關鍵因素,影響訊號完整性與整體系統效能。訊號在傳輸線上傳播時,會因走線電阻、介電吸收、集膚效應與材料特性而產生損耗,這些損耗在高頻時更明顯,導致訊號品質劣化與潛在資料錯誤。
透過在設計 PCB 佈局時將衰減納入考量,包括適當接地、阻抗匹配與受控走線幾何形狀,工程師可提升訊號完整性並減少效能劣化。隨著電子系統持續挑戰速度與複雜度的極限,解決訊號衰減仍是維持電路內部高效可靠通訊的關鍵環節。
持續學習
5V輸入電源防護設計:防反接、突波抑制與PCB佈局
做硬體開發時,5V 輸入電路是幾乎每個研發人員都會接觸的模組,卻也是最容易因為輕忽細節留下故障隱患的環節。不論消費電子、工業控制模組或物聯網設備,5V 都是常見供電規格;而電源輸入介面作為設備與外部環境銜接的第一處節點,需要承受各類異常工況:使用者插錯高壓電源、正負極接反、反覆熱插拔,以及人體觸碰帶來的靜電衝擊等,各類干擾與異常電壓都可能從這裡進入板卡內部。 一、輸入第一道防護:防反接與突波電壓抑制 外部電源透過 DC 圓頭插座或端子台接入電路時,最常見的故障來源之一就是電源極性接反。若使用者使用非標配電源,或接線時操作失誤,反向電壓可能在極短時間內損毀板上精密晶片,因此防反接電路是輸入端的基礎設計。 1. 三種實用防反接電路方案對比 肖特基二極體防護:這是成本最低、線路最簡單的傳統方案,在輸入正極串接一顆低順向壓降肖特基二極體。但即便選用優質型號,2A 負載下仍可能產生約 0.3~0.4V 電壓損耗,後端實際供電僅剩約 4.6V,同時二極體持續產生約 0.8W 熱量,不適合低功耗、大電流設備。 PMOS 電晶體主動防反接:現階段高穩定性產品多採用這套架構,以降低二極體帶來的功耗損失。PMOS 串......
數模混合 PCB 接地設計:回流路徑、地彈與隔離策略
硬體設計人員常存在一個思維誤區,認為接地層 GND 能夠無限制吸收各類電磁雜訊,只要 EDA 軟體中連上接地 GND 符號,該位置就能維持零電位。但實際電路環境不存在絕對零電位,所有接地銅箔都會形成由電阻、寄生電感、雜散電容組成的複合阻抗網路。高速數位訊號邊沿變化快,會在銅箔上產生瞬態電壓波動;而微弱類比訊號需要捕捉微伏特等級的微小電壓變化,兩者共用同一層接地平面時,雜訊會互相干擾,大幅降低採樣精度。 妥善規劃數模混合接地,核心是管控高、低頻訊號的電流回流路徑。若迴路設計不當,數位高頻雜訊會透過共阻抗耦合干擾類比電路,直接壓低系統訊雜比(SNR)。 一、高低頻電流回流的行為差異 設計接地銅箔時,要拋開低頻電路「電流走最短直線」的固有觀念。銅箔上回流電流的分布模式,完全取決於訊號工作頻率。 1. 低頻訊號(頻率低於 10 kHz) 電流會優先選擇電阻最低的路徑流動。銅箔本身電阻分布均勻,低頻回流電流會呈扇形散開,沿幾何直線回到供電源頭。 2. 高頻訊號(頻率高於 100 kHz) 電流會優先選擇電感最小的路徑。高頻電磁場被限制在訊號走線與接地平面之間,為降低磁通量、減少能量損耗,回流電流會集中在訊號......
掌握分割平面,實現更乾淨的電源傳輸與更佳訊號完整性
重點摘要 在需要多個電壓域或類比/數位隔離時,可分割電源平面;但絕不要分割接地平面——務必保持接地連續,以提供乾淨的回流路徑。 避免讓高速訊號跨越分割區;若無法避免,請使用縫合電容(0.1 µF),並確保差動對一起跨越。 將分割電源平面放在實心接地層旁邊,維持約 10 mil 的隔離槽寬度,並在 IC 腳位附近正確配置去耦電容。 良好的分割平面設計可大幅降低雜訊與 EMI,但不良實作可能讓訊號完整性變得更差。 您是否曾遇過新電路板已經能開機運作,但類比感測器數值一直抖動,或音訊輸出明明不該有雜音,卻聽起來帶有嗡嗡聲?十之八九,問題出在您的電源分配上。此外,最常被誤解的解決工具之一,就是分割平面。顧名思義,分割平面是 PCB 上被細分成不同區域的銅平面。若正確實作,它可以將有雜訊的數位電路與對雜訊敏感的類比電路隔離,並讓多組電壓軌的配置更有條理。 如果使用不當,它會破壞您的 回流路徑,並把電路板變成 EMI 天線。分割平面的取捨,本質上是電源完整性與訊號完整性之間的設計遊戲。本指南將說明什麼是分割平面、何時它真正有幫助,以及您必須採取或避免的注意事項,幫助您分辨乾淨佈局與雜訊混亂佈局之間的差別。 分......
高速 PCB 設計中的相位匹配:透過精密製造實現訊號完整性
重點摘要 相位匹配會控制高速 PCB 中走線的電氣長度,以維持精確的訊號時序與相位關係。 在 10 Gbps 下,即使只有 10–15 ps 的偏斜,約等於 1–2 mm 的長度差,也可能使眼圖閉合、提高位元錯誤率,並造成系統失效。 動態相位匹配會在整個訊號路徑中維持對齊,並將彎折、導孔與換層納入考量。 USB 3.x SuperSpeed 介面通常會將差動對內偏斜目標控制在 5 mil(0.13 mm)以下,以維持可靠連線。 材料選擇、阻抗控制與製造精度必須相互配合,才能獲得一致的相位性能。 JLCPCB 透過公開材料特性、免費阻抗計算器、DFM 審查與 TDR 驗證,支援相位匹配設計。 相位匹配是今日高速 PCB 設計中的核心要求之一。隨著資料速率提升至多 Gb 與毫米波範圍,即使是很小的傳播延遲差異,也就是常說的偏斜,都可能導致眼圖閉合、位元錯誤率上升,甚至觸發完整系統失效。 相位匹配可確保訊號,特別是差動對訊號,能以預期的時序與相位關係抵達目的端。要達成這點,需要在電氣設計、模擬、材料選擇與製造精度之間密切協調。JLCPCB 這類製造商可透過公開材料特性、進階壓合製程、嚴格製程控制,以及 ......
透過電源完整性分析為高性能 PCB 建立穩定電源供應
重點摘要 電源完整性分析對建立高性能 PCB 的穩定電源供應至關重要。透過維持低 PDN 阻抗、最佳化去耦電容,並設計具備最小電壓下陷與低電感的穩健電源/接地平面,工程師可以避免電壓下陷、接地彈跳與電源誘發抖動等常見失效。結合完整 PI 模擬、聰明的佈局實務與專業製造,可確保從原型到量產都具備可靠性能。 PCB 上所有訊號的乾淨程度,都取決於供應它們的電源軌有多乾淨。您可以把阻抗匹配做得很正確,把差動對調整得剛剛好,卻仍可能因為電源供應雜訊大且不穩定,導致高速設計在驗證階段失敗。這就是電源完整性分析發揮作用的地方,而忽略它,可能是工程師會犯下的最高成本錯誤之一。 想想看,現代 FPGA 或處理器的供應電壓可能低至 0.8 V,核心電流卻超過 50 A。即使只有 30 mV 的電壓下陷,也可能讓元件超出工作窗口,導致邏輯錯誤、時脈抖動,甚至重置。電源完整性分析提供工具與方法,讓您在提交設計製造之前就避免這些失效。接下來,我們將深入探討 PCB 設計中電源完整性分析的完整世界。 為什麼電源完整性分析對現代 PCB 設計至關重要 什麼是電源完整性分析,以及它在高速系統中的作用 那麼,什麼是電源完整性分析......
實現穩定供電:掌握高效能 PCB 中的 PDN 阻抗
重點摘要 PDN 阻抗會直接決定負載下的電壓穩定性。應保持低且平坦。 計算你的目標值:Z_target = (V_dd × Ripple%) / I_transient——通常是個位數毫歐等級。 優先考量緊密相鄰的電源/接地平面、短 via 連接,以及策略性的去耦電容擺放。 避免反諧振峰值;平滑曲線比單純堆高電容值更重要。 精密製造,例如銅厚與介電層控制,對於讓實際結果符合模擬非常重要。 如果無法用 GHz 等級的電源穩定供電,那使用 GHz 等級處理器也沒有意義。你可以把高速訊號走得完美無缺,將差分對匹配到皮秒等級,卻仍然看到電路板在負載下出現異常。在多數情況下,問題出在 PDN,更精確地說,是你的 IC 在供電不足時實際看到的 PDN 阻抗。我曾在一個專案中吃過苦頭:FPGA 在密集運算突發期間開始掉位元。原理圖沒問題,訊號完整性也沒問題。但當元件突然吸收大量電流時,核心電源軌下陷了。 那個電壓下陷,其實只是瞬態電流流經某個頻率下過高的阻抗所造成。在本指南中,我想用當初希望有人能教我的方式,帶你理解 PDN 阻抗。我們會討論它是什麼、如何設定合理的目標阻抗、哪些設計與製造因素會影響它,以及如何......
