什麼是衰減:訊號如何隨距離減弱
1 分鐘
- 什麼是衰減?意義與定義
- 不同類型的可變衰減器:
- 訊號或纜線衰減的原因
- 防止或改善衰減率
- 如何計算訊號衰減?
- 為何訊號在導線中傳播時會衰減?
- PCB 中訊號衰減的原因
- 其他降低訊號衰減的方法?
- 提升訊號完整性的設計技巧:
- 結論:
當訊號從源頭經由 PCB 導體傳送到負載時,會因走線電阻與介電損耗而衰減,導致能量損失。訊號衰減是高速訊號在電路板上傳輸時最常見的術語。 它是造成訊號劣化的主要原因之一,進而引發訊號完整性問題。通常頻率越高衰減越明顯,這與集膚效應等現象有關。
衰減係數決定了訊號在仍能提供足夠資料位元或資訊的前提下可傳輸多遠。它量化了不同傳輸介質如何隨頻率降低傳輸訊號的振幅,公式如下:
AF = P 輸出 / P 輸入
訊號衰減係數取決於:
- 傳輸介質長度
- 傳輸介質材料
- 物理條件
什麼是衰減?意義與定義
衰減是訊號在介質中傳播時振幅減小的現象,可能由傳輸損耗、反射或吸收造成。在電氣系統中,衰減指的是電壓沿導線或其他傳輸線流動時的下降。衰減的系統也可稱為劣化系統。
衰減以分貝(dB)表示,代表輸出與輸入功率或強度的比值。衰減值可從無阻礙或完美傳輸的 0 dB,到極大的負數。一個完美的衰減器若為 0 dB,表示在傳輸線上有無限多個抽頭。
不同類型的可變衰減器:
訊號或纜線衰減的原因
談到訊號或纜線衰減,我們指的是發射端與接收端之間的訊號劣化。訊號損失可能由影響纜線品質的多種變數引起,例如:
- 光纖製造不良(連接器不良與熔接品質差)
- 纜線過度彎曲,會造成訊號反射。
- 使用較高訊號波長運作。
- 發射端與接收端之間的纜線過長(衰減隨纜線長度增加)。
防止或改善衰減率
有幾種方法可防止或改善衰減,最常見的方式包括:
1) 使用物理屏障: 防止兩條導體接觸而短路。
2) 使用前置放大器: 在訊號到達目的地前提升強度,減少訊號損失。
3) 使用平衡-不平衡轉換器(Balun): 增加兩條導體間的距離,防止短路。
4) 提高訊號強度: 有助於防止衰減,確保可靠傳輸。
5) 多種訊號增強方法: 可使用各種技術維持訊號完整性。
如何計算訊號衰減?
訊號衰減以每單位長度的分貝(dB)估算,可依功率或電壓計算。
為避免衰減風險,會發送多個訊號以確保至少有一個到達接收端,但此方法會降低整體網路速度。衰減越低,傳輸介質效率越高;衰減越高,訊號損失越多,接收端振幅越小。
為何訊號在導線中傳播時會衰減?
訊號振幅會因走線電阻與電路板介電材料的損耗因子而失真,高頻時更明顯,因訊號傾向沿走線表面傳播。衰減會導致訊號上升時間變慢,並增加資料錯誤機率。
介電吸收: 高頻訊號沿電路板表面傳播時,介電材料會吸收訊號能量,降低訊號強度,只能透過選擇合適的 PCB 材料來控制。選用損耗正切低的材料可減少介電吸收。
集膚效應: 集膚效應是指高頻成分傾向於在導體外表面而非內部傳播。高頻訊號具有自感值,頻率越高感抗越大,會減少 PCB 表面的導電面積。增加走線寬度(表面積)可減輕集膚效應,但改變走線幾何形狀可能導致阻抗問題,未必總是可行。
PCB 中訊號衰減的原因
隨著訊號範圍增加,衰減也會加劇。窄走線與串擾也會影響訊號衰減。以下因素會導致訊號衰減:
傳輸頻率: 波長越短,無線電波衰減越大。這類訊號透過 2.4 GHz 或 5 GHz 電磁波傳送,電磁波頻率高、波長短,因此無線訊號衰減大,無法長距離傳輸。
導體材料的電阻損耗: 傳輸線使用的導電材料(如銅)會引入電阻損耗,導致銅走線上的訊號衰減。
介電材料損耗: 介電材料損耗來自於傳輸線間的介電層,會在基板中形成電導(又稱反向電阻),吸收部分傳播的訊號能量,導致訊號衰減。
銅箔表面粗糙度: PCB 銅箔表面粗糙度也會阻礙訊號傳播,粗糙銅走線增加電阻,因銅表面起伏使訊號上下移動,表面尖峰也會增加電容。使用平滑銅可解決此問題,但成本較高。
其他降低訊號衰減的方法?
可透過以下技術減輕訊號衰減:
使用中繼器: 若接收訊號微弱,可用中繼器再生原始訊號以減少衰減,同時擴展訊號範圍,使其能長距離傳輸而不失效。
使用放大器: 若接收訊號微弱,可用放大器提升振幅,不同於中繼器的是,放大器僅增強振幅而非再生整個訊號。
適當材料選擇: 精心選用低損耗介電材料與低電阻走線,可將訊號衰減降至最低。
使用可程式差分輸出電壓(VOD)設定: 可程式 VOD 可確保驅動強度與線路阻抗及走線長度同步,在驅動端提高 VOD 可增強接收端訊號。
預加重: 使用放大器提升訊號強度並非唯一解,因為它也會放大雜訊與抖動。預加重僅增強訊號的高頻成分,提升第一個傳送符號的位準,若後續符號位準相同則保持不變。例如,若訊號連續三個符號為高位準,僅第一個符號被強調,後兩個維持正常位準。
提升訊號完整性的設計技巧:
- 將天線靠近源頭放置。
- 透過連接不同材料提升導電性。
- 確保無任何因素干擾訊號。
- 讓天線遠離金屬物體。
- 必要時使用功率放大器增強訊號。
結論:
訊號衰減是高速 PCB 設計的關鍵因素,影響訊號完整性與整體系統效能。訊號在傳輸線上傳播時,會因走線電阻、介電吸收、集膚效應與材料特性而產生損耗,這些損耗在高頻時更明顯,導致訊號品質劣化與潛在資料錯誤。
透過在設計 PCB 佈局時將衰減納入考量,包括適當接地、阻抗匹配與受控走線幾何形狀,工程師可提升訊號完整性並減少效能劣化。隨著電子系統持續挑戰速度與複雜度的極限,解決訊號衰減仍是維持電路內部高效可靠通訊的關鍵環節。
持續學習
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor(去耦電容),但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference(EMI)等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置,以及 Layout 時需要避免哪些常見錯誤,協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor(MLCC)是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply/Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南:Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題:訊號透過 Via 在 PCB 層之間轉換時,常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub:對約 5–10 Gbps 以上的高速訊號,Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path:可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor,為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance:Via 不只是孔,而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change:高速訊號應盡可能降低換層次數,並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線,結果訊號一透過 Via 轉到 Inner Layer,原......
PCB 電源平面設計指南:Power Plane、分割平面與電源完整性
重點摘要 電源平面可在現代 PCB 中提供低阻抗 DC 電源分配,以及訊號回流路徑。 分割電源平面設計需要謹慎管理邊界,避免產生 EMI 與訊號失真。 去耦電容的配置位置與縮小迴路面積,是維持電源完整性的關鍵。 正確選擇銅厚並做好熱管理,可確保高電流傳輸的可靠性。 JLCPCB 提供適用於複雜電源平面設計的進階 PCB 製造能力。 設計良好的電源平面(Power Plane)可以作為印刷電路板中的低阻抗骨幹,將穩定的直流(DC)電壓分配到各個主動元件,同時為高速數位訊號提供低電感回流路徑。當 PCB 設計人員正確規劃 Copper Pour、Stackup 層間電容、分割電源平面以及 Via 配置時,即使負載電流快速瞬態變化,電源分配網路(Power Distribution Network,PDN)仍能維持穩定的供電電壓。 電源平面在現代 PCB Layout 中的重要作用 主要功能:DC 電源分配與訊號回流路徑 專用電源平面使用連續的大面積銅層取代狹窄的銅走線,可以更加有效地分配 DC 電源,同時也能作為相鄰訊號走線的高頻參考平面。將完整的 Ground Plane 直接配置在 Power P......
PCB 散熱設計完整指南:導熱過孔、厚銅、MCPCB 與接面溫度
重點摘要 銅箔擴散熱量:銅的導熱能力比標準 FR-4 材料高出 1,000 倍以上。 導熱過孔陣列:將 16 至 25 個導熱過孔並聯配置,可以大幅降低熱阻。 高熱負載使用 MCPCB:金屬基板相較於 FR-4 能提供更低的熱阻。 智慧元件配置:將高熱元件遠離 PCB 邊角,並把溫度敏感元件配置在氣流上游。 計算接面溫度:在設計初期估算完整熱阻,可以降低元件因過熱而失效的風險。 PCB 散熱設計可能就是一片電源板能穩定運作十年,還是八個月後就從客戶現場退回來的差別。穩壓器、LED 或馬達驅動器所消耗的每一瓦功率,最終都必須透過銅箔、PCB 基材與空氣真正排出系統。 如果熱傳導路徑設計錯誤,一開始往往不會立即出現明顯問題。電解電容會逐漸乾涸、焊點產生裂紋,最後 PCB 可能以間歇性故障的形式退回,而且在工作台上很難重現。本指南將介紹導熱過孔尺寸與數量、銅箔與基材選擇、完整的接面溫度計算範例、散熱器整合,以及導熱介面材料的選擇方式。 了解熱應力:為什麼高溫會破壞現代 PCB 的可靠度? 把一個熱鍋放在木製砧板上,整片砧板並不會很快變熱;但如果放在鋼製工作檯上,只需要幾秒鐘,熱量就會快速擴散到整片金屬。......
實現穩定供電:掌握高效能 PCB 中的 PDN 阻抗
重點摘要 PDN 阻抗會直接決定負載下的電壓穩定性。應保持低且平坦。 計算你的目標值:Z_target = (V_dd × Ripple%) / I_transient——通常是個位數毫歐等級。 優先考量緊密相鄰的電源/接地平面、短 via 連接,以及策略性的去耦電容擺放。 避免反諧振峰值;平滑曲線比單純堆高電容值更重要。 精密製造,例如銅厚與介電層控制,對於讓實際結果符合模擬非常重要。 如果無法用 GHz 等級的電源穩定供電,那使用 GHz 等級處理器也沒有意義。你可以把高速訊號走得完美無缺,將差分對匹配到皮秒等級,卻仍然看到電路板在負載下出現異常。在多數情況下,問題出在 PDN,更精確地說,是你的 IC 在供電不足時實際看到的 PDN 阻抗。我曾在一個專案中吃過苦頭:FPGA 在密集運算突發期間開始掉位元。原理圖沒問題,訊號完整性也沒問題。但當元件突然吸收大量電流時,核心電源軌下陷了。 那個電壓下陷,其實只是瞬態電流流經某個頻率下過高的阻抗所造成。在本指南中,我想用當初希望有人能教我的方式,帶你理解 PDN 阻抗。我們會討論它是什麼、如何設定合理的目標阻抗、哪些設計與製造因素會影響它,以及如何......
高速 PCB 設計中的相位匹配:透過精密製造實現訊號完整性
重點摘要 相位匹配會控制高速 PCB 中走線的電氣長度,以維持精確的訊號時序與相位關係。 在 10 Gbps 下,即使只有 10–15 ps 的偏斜,約等於 1–2 mm 的長度差,也可能使眼圖閉合、提高位元錯誤率,並造成系統失效。 動態相位匹配會在整個訊號路徑中維持對齊,並將彎折、導孔與換層納入考量。 USB 3.x SuperSpeed 介面通常會將差動對內偏斜目標控制在 5 mil(0.13 mm)以下,以維持可靠連線。 材料選擇、阻抗控制與製造精度必須相互配合,才能獲得一致的相位性能。 JLCPCB 透過公開材料特性、免費阻抗計算器、DFM 審查與 TDR 驗證,支援相位匹配設計。 相位匹配是今日高速 PCB 設計中的核心要求之一。隨著資料速率提升至多 Gb 與毫米波範圍,即使是很小的傳播延遲差異,也就是常說的偏斜,都可能導致眼圖閉合、位元錯誤率上升,甚至觸發完整系統失效。 相位匹配可確保訊號,特別是差動對訊號,能以預期的時序與相位關係抵達目的端。要達成這點,需要在電氣設計、模擬、材料選擇與製造精度之間密切協調。JLCPCB 這類製造商可透過公開材料特性、進階壓合製程、嚴格製程控制,以及 ......