什麼是衰減:訊號如何隨距離減弱
1 分鐘
- 什麼是衰減?意義與定義
- 不同類型的可變衰減器:
- 訊號或纜線衰減的原因
- 防止或改善衰減率
- 如何計算訊號衰減?
- 為何訊號在導線中傳播時會衰減?
- PCB 中訊號衰減的原因
- 其他降低訊號衰減的方法?
- 提升訊號完整性的設計技巧:
- 結論:
當訊號從源頭經由 PCB 導體傳送到負載時,會因走線電阻與介電損耗而衰減,導致能量損失。訊號衰減是高速訊號在電路板上傳輸時最常見的術語。 它是造成訊號劣化的主要原因之一,進而引發訊號完整性問題。通常頻率越高衰減越明顯,這與集膚效應等現象有關。
衰減係數決定了訊號在仍能提供足夠資料位元或資訊的前提下可傳輸多遠。它量化了不同傳輸介質如何隨頻率降低傳輸訊號的振幅,公式如下:
AF = P 輸出 / P 輸入
訊號衰減係數取決於:
- 傳輸介質長度
- 傳輸介質材料
- 物理條件
什麼是衰減?意義與定義
衰減是訊號在介質中傳播時振幅減小的現象,可能由傳輸損耗、反射或吸收造成。在電氣系統中,衰減指的是電壓沿導線或其他傳輸線流動時的下降。衰減的系統也可稱為劣化系統。
衰減以分貝(dB)表示,代表輸出與輸入功率或強度的比值。衰減值可從無阻礙或完美傳輸的 0 dB,到極大的負數。一個完美的衰減器若為 0 dB,表示在傳輸線上有無限多個抽頭。
不同類型的可變衰減器:
訊號或纜線衰減的原因
談到訊號或纜線衰減,我們指的是發射端與接收端之間的訊號劣化。訊號損失可能由影響纜線品質的多種變數引起,例如:
- 光纖製造不良(連接器不良與熔接品質差)
- 纜線過度彎曲,會造成訊號反射。
- 使用較高訊號波長運作。
- 發射端與接收端之間的纜線過長(衰減隨纜線長度增加)。
防止或改善衰減率
有幾種方法可防止或改善衰減,最常見的方式包括:
1) 使用物理屏障: 防止兩條導體接觸而短路。
2) 使用前置放大器: 在訊號到達目的地前提升強度,減少訊號損失。
3) 使用平衡-不平衡轉換器(Balun): 增加兩條導體間的距離,防止短路。
4) 提高訊號強度: 有助於防止衰減,確保可靠傳輸。
5) 多種訊號增強方法: 可使用各種技術維持訊號完整性。
如何計算訊號衰減?
訊號衰減以每單位長度的分貝(dB)估算,可依功率或電壓計算。
為避免衰減風險,會發送多個訊號以確保至少有一個到達接收端,但此方法會降低整體網路速度。衰減越低,傳輸介質效率越高;衰減越高,訊號損失越多,接收端振幅越小。
為何訊號在導線中傳播時會衰減?
訊號振幅會因走線電阻與電路板介電材料的損耗因子而失真,高頻時更明顯,因訊號傾向沿走線表面傳播。衰減會導致訊號上升時間變慢,並增加資料錯誤機率。
介電吸收: 高頻訊號沿電路板表面傳播時,介電材料會吸收訊號能量,降低訊號強度,只能透過選擇合適的 PCB 材料來控制。選用損耗正切低的材料可減少介電吸收。
集膚效應: 集膚效應是指高頻成分傾向於在導體外表面而非內部傳播。高頻訊號具有自感值,頻率越高感抗越大,會減少 PCB 表面的導電面積。增加走線寬度(表面積)可減輕集膚效應,但改變走線幾何形狀可能導致阻抗問題,未必總是可行。
PCB 中訊號衰減的原因
隨著訊號範圍增加,衰減也會加劇。窄走線與串擾也會影響訊號衰減。以下因素會導致訊號衰減:
傳輸頻率: 波長越短,無線電波衰減越大。這類訊號透過 2.4 GHz 或 5 GHz 電磁波傳送,電磁波頻率高、波長短,因此無線訊號衰減大,無法長距離傳輸。
導體材料的電阻損耗: 傳輸線使用的導電材料(如銅)會引入電阻損耗,導致銅走線上的訊號衰減。
介電材料損耗: 介電材料損耗來自於傳輸線間的介電層,會在基板中形成電導(又稱反向電阻),吸收部分傳播的訊號能量,導致訊號衰減。
銅箔表面粗糙度: PCB 銅箔表面粗糙度也會阻礙訊號傳播,粗糙銅走線增加電阻,因銅表面起伏使訊號上下移動,表面尖峰也會增加電容。使用平滑銅可解決此問題,但成本較高。
其他降低訊號衰減的方法?
可透過以下技術減輕訊號衰減:
使用中繼器: 若接收訊號微弱,可用中繼器再生原始訊號以減少衰減,同時擴展訊號範圍,使其能長距離傳輸而不失效。
使用放大器: 若接收訊號微弱,可用放大器提升振幅,不同於中繼器的是,放大器僅增強振幅而非再生整個訊號。
適當材料選擇: 精心選用低損耗介電材料與低電阻走線,可將訊號衰減降至最低。
使用可程式差分輸出電壓(VOD)設定: 可程式 VOD 可確保驅動強度與線路阻抗及走線長度同步,在驅動端提高 VOD 可增強接收端訊號。
預加重: 使用放大器提升訊號強度並非唯一解,因為它也會放大雜訊與抖動。預加重僅增強訊號的高頻成分,提升第一個傳送符號的位準,若後續符號位準相同則保持不變。例如,若訊號連續三個符號為高位準,僅第一個符號被強調,後兩個維持正常位準。
提升訊號完整性的設計技巧:
- 將天線靠近源頭放置。
- 透過連接不同材料提升導電性。
- 確保無任何因素干擾訊號。
- 讓天線遠離金屬物體。
- 必要時使用功率放大器增強訊號。
結論:
訊號衰減是高速 PCB 設計的關鍵因素,影響訊號完整性與整體系統效能。訊號在傳輸線上傳播時,會因走線電阻、介電吸收、集膚效應與材料特性而產生損耗,這些損耗在高頻時更明顯,導致訊號品質劣化與潛在資料錯誤。
透過在設計 PCB 佈局時將衰減納入考量,包括適當接地、阻抗匹配與受控走線幾何形狀,工程師可提升訊號完整性並減少效能劣化。隨著電子系統持續挑戰速度與複雜度的極限,解決訊號衰減仍是維持電路內部高效可靠通訊的關鍵環節。
持續學習
阻抗控制佈線如何實現可靠的高速 PCB 效能
重點整理 阻抗控制佈線對 1 Gbps 以上的高速 PCB 可靠性能至關重要。它能透過場求解器計算、具連續參考平面的對稱疊構、穩定低損耗介電材料,以及嚴格的單端/差分佈線規則,精準鎖定各介面的目標阻抗(USB 90 Ω、PCIe 85 Ω、DDR4 40/80 Ω、HDMI 100 Ω),進而消除反射、振鈴與位元錯誤。製造端則需透過精準蝕刻、銅箔輪廓與壓合控制,並以 TDR 測試驗證 ±10% 公差,確保 JLCPCB 從原型到量產皆能提供一致結果。 你是否曾經設計出一片 PCB,所有設計規則檢查都順利通過,但板子製作回來後,卻發現高速訊號充滿反射、振鈴與難以解釋的資料錯誤?如果有,那很可能就是阻抗未受控制所造成的結果。阻抗控制佈線,正是讓「模擬中可行的原理圖模型」轉化為「實體上能正常工作的電路板」的關鍵。沒有它,板上的每一條高速走線都像是在賭運氣。當資料速率上升到 1 Gbps 以上,且訊號邊緣速率低於 1 奈秒時,PCB 上的銅箔走線就不再只是普通導線,而會開始像傳輸線一樣運作。在這個階段,單條走線的特性阻抗,會和確保網表連接正確一樣重要。 即使走線阻抗與驅動端或接收端阻抗之間只有 10–15......
高速PCB阻抗控制:從設計到量產的關鍵細節
做高速PCB設計這麼久,最深刻的體會就是:阻抗控制不是加分項,是高速電路能不能正常跑起來的門檻,沒做好阻抗,後面調訊號、修bug都是白費力氣。 一、為什麼高速電路一定要控阻抗? 低頻電路設計中,僅需考量導線的電阻參數,信號傳輸速率較低,傳輸過程通常具備較高穩定性。進入高速電路設計範疇後,信號波長與走線長度處於相近量級,傳輸線上的電磁波對路徑中的任何不連續結構均會產生顯著響應。 阻抗不匹配所引發的信號反射,其物理機制與光線在空氣與水兩種介質交界面處的折射、反射現象一致。高速信號經過過孔、地平面分割、線寬突變等阻抗不連續節點時,會產生能量反射,反射波與原始信號疊加後,將直接造成邏輯判決錯誤、信號邊沿抖動等失效現象,即便完成電路板焊接裝配,也無法實現正常功能。 PCB阻抗控制的核心要義,是保障信號從發射端到接收端的整個傳輸通路上,特徵阻抗始終保持連續一致,避免傳輸路徑中出現阻抗突變。 圖1.PCB 受控阻抗傳輸線模型剖析圖 (Microstrip vs. Stripline) 二、業界默認標準:50Ω單端與100Ω差分 高速 PCB 設計規範中,單端傳輸線 50Ω、差分傳輸線 90Ω/100Ω 的阻抗取......
高速剛性 PCB 設計中的訊號完整性實用指南
我們經常提到訊號完整性這個詞,它到底是什麼?是與訊號參數有關,還是與系統參數有關?簡單來說,當訊號沿著導線或傳輸線傳送時,某些參數會在發送端與接收端之間發生變化。對於高速訊號,訊號損耗會更嚴重,導致資料遺失與訊號損壞的問題。那麼,哪種訊號會受到干擾,又是如何被改變的呢?我們已經討論了訊號在傳輸過程中改變特性的四個主要原因。 接著回答第二個問題,是哪種訊號:基本上,在高頻情況下,應該是高速切換的 0 與 1。如果任何 0 變成 1,或 1 變成 0,就會發生資料遺失。是的,也有一些錯誤修正碼技術,但那是另一個主題了。為了解決這個問題,我們必須考慮疊構設計與阻抗控制等因素。設計團隊可以透過追求更小的外型尺寸來提升完整性,這也能減少訊號中的寄生效應。在本文中,我們將探討訊號完整性的基礎、佈線策略,以及如何徹底解決或消除這些問題。 訊號完整性基礎: 走線在低頻時只是簡單的連線,但在高頻時,這些相同的走線會變成傳輸線,導致振鈴、反射、串音等不良後果。要在高速 IC 之間實現可靠的通訊,就必須維持適當的訊號完整性。 電路板上的訊號品質可能因多種因素而劣化,這些因素可歸納為幾大類。上述所有條件在其他文章中也有詳......
PCB 設計中的阻抗控制初學者指南
當數位訊號從一處傳輸到另一處時,會導致訊號線的狀態發生變化。這種變化可被理解為電磁波在電路中傳播。反射發生在這個波遇到不同介質邊界時。在此邊界,部分波的能量會繼續作為訊號前進,其餘則被反射。此過程會重複,直到能量被電路吸收或散逸至環境中。 對電機工程師而言,此邊界通常由電阻抗的變化所定義。在 PCB 設計中,當訊號沿走線遇到阻抗不匹配時就會產生反射。這種不匹配會使部分訊號反射回源端,導致訊號完整性問題,如失真、雜訊與資料錯誤,尤其常見於高速數位或射頻電路。 1. 電路的阻抗: 在包含電阻、電感與電容的電路中,阻礙電流流動的總等效電阻稱為阻抗。阻抗由電阻性與電抗性元件組成。電阻會將電路能量以熱的形式耗散;可恢復的能量則存在於導體、電感與電容周圍及內部的電磁場中。 阻抗通常以符號「Z」表示,單位為歐姆 (Ω),是一個複數,實部為電阻,虛部為電抗。阻抗是交流電路中電阻、電感與電容共同作用的結果。特定電路的阻抗並非固定,其值由交流頻率、電阻 (R)、電感 (L) 與電容 (C) 共同決定,因此會隨頻率變化而改變。 2. 何謂阻抗匹配? 阻抗匹配是一種確保訊號源或傳輸線與其負載相容的方法,可分為低頻與高頻匹......
用於阻抗匹配的反射規則計算器
每當訊號以數位方式從一點傳送到另一點時,都會改變訊號線的狀態。訊號狀態的變化在電路中傳播時可被視為電磁波。當電磁波遇到從一種介質到下一種介質的邊界時,就會發生訊號反射。波遇到邊界時,部分能量會以訊號形式傳輸,部分則被反射。此過程將無限持續,直到能量被電路吸收或散逸到環境中。 對電機工程師而言,發生此邊界的介質通常以其電阻抗來描述;也就是說,邊界即為阻抗改變之處。 在 PCB 設計中,當電氣訊號沿著走線傳播並遇到阻抗不匹配時,就會發生反射。此不匹配會導致部分訊號反射回源端。反射可能導致訊號完整性問題,例如失真、雜訊與資料錯誤,特別是在高速數位或射頻電路中。 反射雜訊為何成為問題? 由於訊號線上的反射,路徑中會累積額外能量,導致訊號雜訊問題。反射雜訊會將訊號推向不可預測的值,並將原本確定性訊號的整體形狀變為隨機訊號。工程師的任務是透過阻抗匹配將反射訊號量降至最低,並最大化傳輸訊號量。如此一來,額外能量便會在累積並淹沒訊號之前被耗散。 若反射脈衝的能量在下一個脈衝產生前未耗散,能量將累積並相加,形成稱為疊加的現象。反射後,若波的相位與振幅與原始訊號對齊,就會形成駐波。若傳輸線上形成駐波,將在訊號路徑中引......
PCB電源與地平面設計實戰筆記
製造四層及以上PCB時,我們總會預留整層銅箔專門做電源和地,不少人覺得這樣太浪費,其實從電磁場原理來看,電源層和地層緊挨著,本質就是一個超大平板電容。這個容值不算大,但寄生電感特別低,對付高頻開關噪聲至關重要。按照電容計算公式,平面間距越小,層間耦合電容就越大,能有效壓低電源配電網絡的高頻阻抗,這也是電源層和地層必須盡量貼近的核心原因。 一、回流路徑:高速PCB信号完整性的核心 高速設計里有個關鍵常识:信号不是只在導線里傳輸,而是在導線和参考平面之間的介質中傳播。頻率超過100kHz後,回流電流不會走最短直線,而是貼著信号線下方的地平面形成鏡像電流,所以地平面必須保持完整。 注意事項:最忌諱地平面跨分割,比如為了區分模擬地和數字地,直接把地平面切開。一旦信号線跨過這個缺口,回流電流只能繞遠路返回,不僅會形成環路天線引發嚴重EMI干擾,還會因為阻抗不連續導致信号反射、波形畸變。 二、 接地實操:別糾結點接地,優先用面接地 接地不用在“點”和“面”里反複糾結,直接按場景選就行: 低頻、精密模擬電路,用星形接地,避免大電流回路干擾小信号; 高速數字電路,必須用平面接地,大面积地平面能把電感壓到極低。 實......