什麼是衰減:訊號如何隨距離減弱
1 分鐘
- 什麼是衰減?意義與定義
- 不同類型的可變衰減器:
- 訊號或纜線衰減的原因
- 防止或改善衰減率
- 如何計算訊號衰減?
- 為何訊號在導線中傳播時會衰減?
- PCB 中訊號衰減的原因
- 其他降低訊號衰減的方法?
- 提升訊號完整性的設計技巧:
- 結論:
當訊號從源頭經由 PCB 導體傳送到負載時,會因走線電阻與介電損耗而衰減,導致能量損失。訊號衰減是高速訊號在電路板上傳輸時最常見的術語。 它是造成訊號劣化的主要原因之一,進而引發訊號完整性問題。通常頻率越高衰減越明顯,這與集膚效應等現象有關。
衰減係數決定了訊號在仍能提供足夠資料位元或資訊的前提下可傳輸多遠。它量化了不同傳輸介質如何隨頻率降低傳輸訊號的振幅,公式如下:
AF = P 輸出 / P 輸入
訊號衰減係數取決於:
- 傳輸介質長度
- 傳輸介質材料
- 物理條件
什麼是衰減?意義與定義
衰減是訊號在介質中傳播時振幅減小的現象,可能由傳輸損耗、反射或吸收造成。在電氣系統中,衰減指的是電壓沿導線或其他傳輸線流動時的下降。衰減的系統也可稱為劣化系統。
衰減以分貝(dB)表示,代表輸出與輸入功率或強度的比值。衰減值可從無阻礙或完美傳輸的 0 dB,到極大的負數。一個完美的衰減器若為 0 dB,表示在傳輸線上有無限多個抽頭。
不同類型的可變衰減器:
訊號或纜線衰減的原因
談到訊號或纜線衰減,我們指的是發射端與接收端之間的訊號劣化。訊號損失可能由影響纜線品質的多種變數引起,例如:
- 光纖製造不良(連接器不良與熔接品質差)
- 纜線過度彎曲,會造成訊號反射。
- 使用較高訊號波長運作。
- 發射端與接收端之間的纜線過長(衰減隨纜線長度增加)。
防止或改善衰減率
有幾種方法可防止或改善衰減,最常見的方式包括:
1) 使用物理屏障: 防止兩條導體接觸而短路。
2) 使用前置放大器: 在訊號到達目的地前提升強度,減少訊號損失。
3) 使用平衡-不平衡轉換器(Balun): 增加兩條導體間的距離,防止短路。
4) 提高訊號強度: 有助於防止衰減,確保可靠傳輸。
5) 多種訊號增強方法: 可使用各種技術維持訊號完整性。
如何計算訊號衰減?
訊號衰減以每單位長度的分貝(dB)估算,可依功率或電壓計算。
為避免衰減風險,會發送多個訊號以確保至少有一個到達接收端,但此方法會降低整體網路速度。衰減越低,傳輸介質效率越高;衰減越高,訊號損失越多,接收端振幅越小。
為何訊號在導線中傳播時會衰減?
訊號振幅會因走線電阻與電路板介電材料的損耗因子而失真,高頻時更明顯,因訊號傾向沿走線表面傳播。衰減會導致訊號上升時間變慢,並增加資料錯誤機率。
介電吸收: 高頻訊號沿電路板表面傳播時,介電材料會吸收訊號能量,降低訊號強度,只能透過選擇合適的 PCB 材料來控制。選用損耗正切低的材料可減少介電吸收。
集膚效應: 集膚效應是指高頻成分傾向於在導體外表面而非內部傳播。高頻訊號具有自感值,頻率越高感抗越大,會減少 PCB 表面的導電面積。增加走線寬度(表面積)可減輕集膚效應,但改變走線幾何形狀可能導致阻抗問題,未必總是可行。
PCB 中訊號衰減的原因
隨著訊號範圍增加,衰減也會加劇。窄走線與串擾也會影響訊號衰減。以下因素會導致訊號衰減:
傳輸頻率: 波長越短,無線電波衰減越大。這類訊號透過 2.4 GHz 或 5 GHz 電磁波傳送,電磁波頻率高、波長短,因此無線訊號衰減大,無法長距離傳輸。
導體材料的電阻損耗: 傳輸線使用的導電材料(如銅)會引入電阻損耗,導致銅走線上的訊號衰減。
介電材料損耗: 介電材料損耗來自於傳輸線間的介電層,會在基板中形成電導(又稱反向電阻),吸收部分傳播的訊號能量,導致訊號衰減。
銅箔表面粗糙度: PCB 銅箔表面粗糙度也會阻礙訊號傳播,粗糙銅走線增加電阻,因銅表面起伏使訊號上下移動,表面尖峰也會增加電容。使用平滑銅可解決此問題,但成本較高。
其他降低訊號衰減的方法?
可透過以下技術減輕訊號衰減:
使用中繼器: 若接收訊號微弱,可用中繼器再生原始訊號以減少衰減,同時擴展訊號範圍,使其能長距離傳輸而不失效。
使用放大器: 若接收訊號微弱,可用放大器提升振幅,不同於中繼器的是,放大器僅增強振幅而非再生整個訊號。
適當材料選擇: 精心選用低損耗介電材料與低電阻走線,可將訊號衰減降至最低。
使用可程式差分輸出電壓(VOD)設定: 可程式 VOD 可確保驅動強度與線路阻抗及走線長度同步,在驅動端提高 VOD 可增強接收端訊號。
預加重: 使用放大器提升訊號強度並非唯一解,因為它也會放大雜訊與抖動。預加重僅增強訊號的高頻成分,提升第一個傳送符號的位準,若後續符號位準相同則保持不變。例如,若訊號連續三個符號為高位準,僅第一個符號被強調,後兩個維持正常位準。
提升訊號完整性的設計技巧:
- 將天線靠近源頭放置。
- 透過連接不同材料提升導電性。
- 確保無任何因素干擾訊號。
- 讓天線遠離金屬物體。
- 必要時使用功率放大器增強訊號。
結論:
訊號衰減是高速 PCB 設計的關鍵因素,影響訊號完整性與整體系統效能。訊號在傳輸線上傳播時,會因走線電阻、介電吸收、集膚效應與材料特性而產生損耗,這些損耗在高頻時更明顯,導致訊號品質劣化與潛在資料錯誤。
透過在設計 PCB 佈局時將衰減納入考量,包括適當接地、阻抗匹配與受控走線幾何形狀,工程師可提升訊號完整性並減少效能劣化。隨著電子系統持續挑戰速度與複雜度的極限,解決訊號衰減仍是維持電路內部高效可靠通訊的關鍵環節。
持續學習
六層板疊層設計:多層 PCB 疊層與受控阻抗實施要點
四層板升級六層板,是多數產品訊號完整性的重要分水嶺。疊層規劃欠妥的設計,訊號回流沿地平面開槽迂迴,電磁干擾(EMI)整改週期往往以季度計;與此同時,層數每增加兩層,製造成本相應上台階,PCB 層數(pcb layer count)的增減需要經過量化論證。PCB 疊層設計(layer stackup design)是電氣性能、佈線密度與製造成本之間的三角權衡,受控阻抗疊層(controlled impedance stackup)則是高速設計的基礎性決策。 多層 PCB 疊層(multilayer pcb stackup)的核心原則僅有一條:每個訊號層均應配置相鄰的完整參考平面。疊層並非線路圖的容器,其結構決定回流路徑長度、阻抗可控性與板級翹曲量。六層板在成本與性能之間達成較優平衡,構成高速 PCB 疊層(high speed pcb stackup)設計的入場配置。 疊層設計提醒 先向板廠確認標準疊構、板材 Dk/Df、介質厚度公差與銅厚,再開始阻抗計算與佈線;不要以軟體預設值代替實際製程參數。 一、兩種經典疊構 六層板的成熟方案基本收斂於以下兩種,應按訊號質量要求與電源軌數量擇一採用: 方案 典......
過孔選型與鑽孔工藝:PCB 過孔(PCB Via)設計
過孔選型與鑽孔工藝:PCB 過孔(PCB Via)設計 高密度互連(HDI)製程普及之後,過孔不再僅承擔換層連接職能,其本身已成為訊號路徑的組成部分。盲孔、埋孔與激光微孔的成本隨結構階數遞增,焊盤內過孔/盤中孔(via in pad)是否採用填孔電鍍直接關係球柵陣列封裝(BGA)焊接良率。在高速高密設計語境下重新審視什麼是 PCB 過孔(what is a pcb via)這一基礎問題,具有明確的工程現實意義——PCB 過孔類型(PCB via types)的選型差異,將在製造成本與訊號品質兩個維度同時體現。 過孔是貫穿基板的金屬化孔,用於實現不同導電層之間的電氣連接。它同時也是寄生元件:寄生電感阻礙電流突變,寄生電容擾動高速波形,未使用的殘樁在一定頻率下產生諧振。PCB 過孔設計(PCB via design)的本質,是在連接需求、訊號完整性與製造成本三者之間確定最優平衡點。 過孔選型提醒 先確認訊號速率、板厚、層數與板廠鑽孔及電鍍能力,再決定通孔、盲埋孔、微孔或盤中孔結構,避免為了追求高密度而產生不必要的製程成本。 一、四種過孔的結構與製程 鍍通孔(PTH)採用機械鑽孔,貫穿整個板厚,為成本基......
正確掌握 PCB 特性阻抗,確保訊號可靠傳輸
重點摘要 阻抗定義:特性阻抗由走線幾何形狀和參考平面決定,而不是由銅的直流電阻決定。 核心因素:走線寬度、銅厚度、介質高度和介電常數共同決定阻抗值。 參考平面:高速走線需要連續的參考平面,以防止訊號反射。 工廠驗證:製造商會調整走線寬度,並使用測試條上的時域反射儀檢查阻抗。 設計方法:儘早選擇工廠標準疊層,在佈線前確定正確的走線寬度。 特性阻抗決定快速邊沿能否乾淨地到達接收端,但萬用表無法測量它。一條 50 Ω 走線從一端到另一端測得的電阻只有幾分之一歐姆。萬用表看到的是銅電阻,而訊號看到的是完全不同的東西。上升邊沿不會一次看到整條走線,它只會看到當前已經傳播到的那一小段銅。為了繼續向前傳播,它必須給下方的平面充電,並在走線周圍建立磁場。 圖 1:多層 PCB 上的受控阻抗走線及其參考平面 兩組量之間的比值決定了邊沿每伏電壓所吸收的電流。本指南討論 PCB 特性阻抗的本質以及決定它的各項參數,然後介紹製造商如何獲得並驗證這一數值,以及哪些介面真正具有相關價值。最終目標是通過一次設計就獲得所需的疊層,而無需反覆修改。 PCB 中的特性阻抗是什麼? 特性阻抗不是銅本身的阻抗,而是走線及其參考平面的阻抗......
高頻 PCB 設計中的集膚效應損耗管理
重點摘要 集膚深度會縮小:高頻會迫使電流集中在走線表面,10 GHz 時集膚深度可縮小至 0.66 µm。 粗糙度會增加損耗:銅箔粗糙度會令電流路徑變長,並大幅提高高速訊號的電阻。 電鍍會影響訊號:ENIG 等低導電率表面處理中的鎳,會增加外露走線的衰減。 較寬走線有助於降低損耗:更寬的走線和更厚的介電層可以擴大電流流動表面,降低導體損耗。 使用平滑銅箔:VLP/HVLP 低輪廓銅箔配合先進層壓材料,是 10 GHz 以上設計的必要條件。 集膚效應會將高頻電流推向銅走線表面的薄層。此時,走線的表現就像大部分銅箔消失了一樣。在 1 GHz 下,這個導電層深度只有約 2 µm,而標準 1 oz 走線厚度為 35 µm。變化中的電流會在導體內部建立變化中的磁場,而該磁場會在銅芯內感應出微小的反向電流,使中心區域的電流互相抵消,並在表面附近增強。 圖 1:集膚效應將電流集中在 PCB 的外層 訊號變化越快,可以使用的導電層就越淺。此時,銅箔厚度以及銅箔上電鍍的金屬種類,會決定有多少訊號能夠通過。本指南將解釋集膚深度,以及銅箔粗糙度和表面處理如何造成損耗,並說明如何選擇銅箔、走線幾何形狀和層壓材料,以控制高......
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor(去耦電容),但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference(EMI)等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置,以及 Layout 時需要避免哪些常見錯誤,協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor(MLCC)是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply/Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南:Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題:訊號透過 Via 在 PCB 層之間轉換時,常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub:對約 5–10 Gbps 以上的高速訊號,Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path:可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor,為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance:Via 不只是孔,而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change:高速訊號應盡可能降低換層次數,並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線,結果訊號一透過 Via 轉到 Inner Layer,原......