什麼是系統單晶片（SoC）？PCB 設計師完整指南
4 分鐘
- 什麼是系統單晶片？
- 常見的系統單晶片範例
- 系統單晶片如何運作
- SoC 的主要組成元件
- 了解 SoC 架構
- SoC vs. 微控制器（MCU）
- SoC vs. 微處理器（MPU）
- SoC vs. FPGA
- 系統單晶片：優點與缺點
- 系統單晶片的常見應用
- AI 系統單晶片的崛起
- 如何為設計選擇正確的系統單晶片
- 系統單晶片 vs. 系統模組 vs. 系統級封裝
- 系統單晶片常見問題
- 結論
從智慧型手機、IoT 感測器，到工業控制器與 AI 邊緣系統，您今天接觸到的幾乎每一種電子裝置，都是由系統單晶片（System on a Chip，SoC）驅動。透過將處理器、記憶體控制器、通訊介面與專用加速器整合到單一矽晶片上，SoC 能提供現代電子產品所需的性能、功耗效率與緊湊外形。
無論您是在為嵌入式 Linux 設計選擇處理器、評估具備 AI 能力的平台，還是比較 SoC、MCU 與 FPGA 的差異，理解 SoC 架構都是專業硬體開發中的必要基礎。
在這篇深度指南中，您將了解：
- 什麼是系統單晶片
- SoC 如何在內部傳輸資料
- 現代 SoC 內部常見的主要元件
- SoC、MCU、MPU 與 FPGA 的差異
- AI 加速器如何融入現代 SoC 設計
- 如何為專案選擇合適的 SoC
什麼是系統單晶片？
系統單晶片（System on a Chip，SoC）是一種積體電路，會將完整電子系統的關鍵元件整合到單一半導體晶粒上。傳統電腦系統會將處理、記憶體、圖形與 I/O 分散在多顆晶片上，並透過 PCB 連接；而 SoC 則將這些功能整合到同一封裝中，共享矽晶面積、電源軌與高頻寬晶片內互連。
關鍵差異在於整合程度。SoC 不只是速度很快的處理器，而是一個完整的系統，在單一晶粒上整合運算、記憶體控制、通訊與控制邏輯。
為什麼 SoC 對現代電子產品如此重要
從離散多晶片設計轉向 SoC，主要是由兩項持續疊加的壓力所推動：
- 微型化：行動裝置、穿戴式裝置與 IoT 節點需要極小的 PCB 面積，使離散晶片佈局變得不可行。單一 BGA 封裝即可取代 CPU、GPU、記憶體控制器、無線 IC 與電源管理晶片。
- 功耗效率：晶片內互連比 PCB 走線短上數個數量級。更短的導線代表更低電容、更低切換能量，以及更精細的電源域控制，可搭配各區塊時脈閘控與 DVFS（動態電壓與頻率調整）。
常見的系統單晶片範例
SoC 涵蓋非常廣泛的性能與整合範圍：
- Qualcomm Snapdragon 8 Elite 是旗艦行動 SoC，整合客製 Oryon CPU 核心、Adreno GPU、新一代 NPU、5G 數據機、ISP 與 Wi-Fi 7，並採用先進 TSMC 3 nm 製程節點。
- Apple M 系列（M5） 是 PC 等級 SoC，採用先進 3 nm 製程節點製造，使用龐大的電晶體預算與超高速統一記憶體架構。
- Espressif ESP32-S3 是建置於 TSMC 40 nm 製程的無線 IoT SoC，具備雙核心 Xtensa LX7，以及晶片內建 Wi-Fi + BLE。
- STM32MP1 是具備雙 Cortex-A7 與 Cortex-M4 核心的工業 SoC，面向即時控制與 Linux 協同處理。
為了在實體電路板上容納這些高度整合封裝，硬體工程師必須設計複雜的扇出走線。這通常會使用高密度互連（HDI）佈線技術，以及專用的 BGA 封裝類型，以確保結構與電氣完整性。
圖：系統單晶片架構，展示主要功能區塊：處理單元（CPU、GPU、NPU）、統一記憶體控制器，以及包含 USB、SPI、I2C、Ethernet 與 Wi-Fi 的周邊匯流排。
系統單晶片如何運作
將完整系統整合到單一晶粒上
在離散多晶片設計中，處理器會透過 PCIe 通道與 GPU 通訊，透過獨立記憶體控制器 IC 存取 DRAM，並經由晶片組連接周邊；所有訊號都必須穿越 PCB 走線，而每個介面都會受到有限頻寬、可測量的傳播延遲與功耗損失影響。
SoC 則消除了這些外部路徑。每個功能區塊，包括 CPU 核心、GPU、記憶體控制器、無線電與周邊控制器，都共享同一片矽基板，並透過晶片內互連通訊。結果就是大幅提高頻寬、降低延遲，並降低每次操作的功耗。
內部資料流與晶片內互連
晶片內互連結構是 SoC 中對性能至關重要的結構層。它負責協調所有內部資料路徑：
- CPU 核心從 L1 指令快取擷取指令。
- L1／L2／L3 快取層級吸收大部分記憶體請求，避免昂貴的 DRAM 存取。
- 記憶體控制器仲裁快取未命中的 DRAM 請求，並透過晶片內 PHY 介面驅動外部 LPDDR 或 DDR 記憶體。
- DMA（Direct Memory Access，直接記憶體存取）控制器可在不佔用 CPU 的情況下，在周邊與記憶體之間搬移大量資料，例如相機影格、音訊緩衝與網路封包。
- 周邊子系統（USB、PCIe、MIPI、UART、SPI、I2C）透過外圍 I/O 環與外部世界通訊。
現代 SoC 不再依賴過時的共享平行匯流排，以免在並行資料請求下產生瓶頸，而是使用封包交換式路由與專用點對點互連通道，讓各個 IP 區塊之間維持每秒數 GB 的吞吐量。
圖：SoC 內部資料流，展示高速處理核心如何透過 AXI 互連通訊，並橋接到 AHB 與 APB 匯流排協定。
SoC 的主要組成元件
多數應用處理器級系統單晶片，都依賴一組內建於實體矽晶中的基礎硬體區塊：
- CPU 核心：處理器子系統是 SoC 的可程式化核心。多數應用級 SoC 使用 Arm Cortex-A 核心處理通用工作負載，Cortex-M 核心負責低功耗管理，Cortex-R 核心則提供即時反應能力。RISC-V 處理器在無線與微控制器級 SoC 中也越來越常見，例如 Raspberry Pi RP2350 上的雙 RISC-V Hazard3 核心。
- GPU：處理圖形渲染與平行運算工作負載（GPGPU）。現代晶片利用 Adreno 系列或 Mali-400 MP2 等架構處理顯示資產，並加速機器學習數學運算。
- NPU 與 AI 加速器：高度專用化的協處理器，專門針對神經網路推論中占主導地位的矩陣乘加運算最佳化。透過專用矩陣運算陣列，NPU（例如先進 Apple M5 Neural Engine）能以一般 CPU 所需功耗的一小部分，執行複雜模型運算。
- 記憶體子系統：整合式層級架構，結合晶片內 SRAM（L1、L2 與共享 L3 快取）與晶片內 DDR 控制器／PHY 介面，用於仲裁與外部 DRAM 之間的高速記憶體交易。
- 通訊介面：將資料路由到外部介面的實體控制器。這些介面可分為高速匯流排（PCIe、USB 3.x、MIPI CSI／DSI、GbE）與低速周邊介面（UART、SPI、I2C、GPIO）。
- 電源管理單元（PMU）：管理內部時脈閘控、規劃電源域，並與外部 PMIC 通訊，以控制動態頻率調整（DVFS）。
- 安全引擎：負責執行加密隔離的硬體區塊，包括安全啟動 ROM、Arm TrustZone 邊界、硬體加速加密引擎（AES、SHA、ECC），以及用於儲存不可變裝置加密金鑰的 OTP eFuse。
了解 SoC 架構
異質處理
現代 SoC 通常採用異質處理：多種處理器類型在單一晶粒上同時運作，且每個核心都針對特定工作負載類型最佳化。典型應用 SoC 會整合 CPU 叢集（負責序列邏輯與作業系統協調）、GPU（負責平行圖形與顯示渲染）、NPU（負責神經網路加速），以及即時控制器核心（例如 Cortex-M 或 RISC-V 協處理器），用於電源管理與低延遲硬體互動。
透過將專用數學與控制任務卸載到硬體加速專用區塊，而不是全部交由主 CPU 處理，系統能達到最高運算效率，並顯著降低整體功耗。
記憶體與互連架構
由於子系統之間搬移資料會消耗大量功耗並引入延遲，因此記憶體與匯流排架構是 SoC 性能的關鍵：
- 快取層級：工作資料會分階段存放在晶片內多層快取中，包括單週期私有 L1 快取、叢集級 L2 快取，以及大型共享 L3 或最後層級快取（LLC），避免從外部 DRAM 擷取資料時產生高成本與高延遲。
- 晶片內互連（AMBA 標準）：功能區塊會使用業界標準 Arm AMBA（Advanced Microcontroller Bus Architecture）協定通訊。系統不是透過四條獨立子匯流排，而是動態路由資料：APB 管理低速周邊，AHB 協調中等頻寬傳輸，AXI 處理高性能記憶體流量，而 Network-on-Chip（NoC）則可擴展至大型多核心佈局。
- 電源島與時脈閘控：現代架構會動態將晶粒劃分為彼此隔離的電源域。系統硬體可逐週期關閉閒置區塊的電壓軌（電源島）或停止時脈（時脈閘控），將主動功耗與靜態漏電降至最低。
SoC vs. 微控制器（MCU）
微控制器會在單一晶粒上整合 CPU、小容量 SRAM、Flash 與基本周邊（UART、SPI、I2C、ADC、計時器），並針對成本敏感、以控制為主的任務最佳化，通常執行裸機韌體或輕量 RTOS。
SoC 則進一步大幅提升整合程度，加入 GPU、NPU、DSP、GHz 等級多核心 CPU、透過整合控制器連接數 GB DRAM，以及 PCIe、USB 3、MIPI 等高速介面。應用級 SoC 可執行完整 Linux 或 Android。
SoC vs. 微處理器（MPU）
微處理器（MPU）是僅包含 CPU 的晶片，需要外部記憶體控制器、GPU 與周邊 IC，才能形成完整系統。現代 x86 處理器已將記憶體控制器與整合 GPU 吸收到同一晶粒中，使其越來越接近 SoC，但仍需要外部晶片組與平台控制器，因此兩者仍有區別。
SoC vs. FPGA
FPGA（Field-Programmable Gate Array，現場可程式化邏輯閘陣列）包含由可配置邏輯單元構成的結構，可在製造後被程式化為任何數位電路。FPGA 提供最高彈性與確定性時序，但每次操作功耗較高，且需要使用硬體描述設計來程式化。
FPGA SoC（例如 AMD Zynq UltraScale+ MPSoC）則在同一晶粒上結合硬式 ARM 處理系統與可程式化邏輯（PL）結構。這可支援在處理器核心上執行 Linux 等作業系統，同時在 FPGA 結構中實作自訂即時邏輯。
| 屬性 | MCU | MPU | SoC | FPGA | FPGA SoC |
|---|---|---|---|---|---|
| 固定邏輯 | 是 | 是 | 是 | 否 | 部分 |
| 晶片製成後可程式化程度 | 僅韌體 | 僅韌體 | 僅韌體 | 完整硬體 | 韌體 + 邏輯 |
| 典型作業系統 | 裸機／RTOS | Linux（需外部晶片） | Linux／Android | 無／裸機 | Linux + 自訂 RTL |
| 周邊整合度 | 高 | 低 | 非常高 | 無（在邏輯中加入） | 高 + 自訂 |
| 單位成本（量產） | $1–$15 | $5–$50 | $5–$200+ | $5–$500+ | $20–$500+ |
| 最適合應用 | 控制、低成本 IoT | 舊有佈局 | Linux、AI 邊緣 | DSP、自訂邏輯 | 混合 RTOS + RTL |
圖：實體架構差異：MCU（一體化低速）、MPU（僅 CPU）、SoC（高度整合高速）與 FPGA（自訂可程式化邏輯陣列）。
系統單晶片：優點與缺點
理解 SoC 的結構優勢與限制，可幫助硬體工程師在性能目標與量產複雜度之間取得平衡：
SoC 的優點
- 更小的 PCB 佔用面積：將處理、記憶體與周邊域整合到單一封裝中，可減少整體板面面積，支援緊湊的行動、IoT 與穿戴式設計。
- 更低功耗：較短的晶片內互連，相較於板級走線具備更低電容與切換損耗。
- 更高記憶體頻寬：共封裝 DRAM 可提供每秒數 GB 的記憶體傳輸速率，這是傳統板級佈線難以在低功耗下支援的。
- 降低 BOM 與製造成本：將多顆實體 IC 整合為一顆 SoC，可降低材料數量、減少所需 PCB 層數，並降低組裝失效點。
SoC 的缺點
- 高熱密度：將多個高頻子系統（CPU、GPU、NPU）集中在一個小型矽封裝中，會產生大量熱量，因此需要謹慎熱設計與 PCB 佈局規劃。
- 無法升級硬體：子系統已固定在矽晶中。若某個周邊區塊失效，或通訊模組過時，就必須更換整顆晶片。
- 高設計與 bring-up 複雜度：應用級 SoC 設計需要豐富的高速佈線、複雜電源時序與 BSP 編譯經驗。
系統單晶片的常見應用
SoC 裝置是多種現代硬體平台中的主要運算引擎：
- 智慧型手機與平板：行動平台依賴 Snapdragon 8 Elite 等高度整合 SoC，在最小實體面積中運行多 GHz 客製處理叢集、高頻數據機與圖形引擎。
- IoT 裝置：低功耗無線 SoC 整合 RF 前端、硬體加密區域與最佳化睡眠狀態，可延長小型電池部署壽命。
- 工業自動化：工業邊緣控制器重視可靠且具確定性的實體通訊匯流排，例如 CAN-FD，以及具備時間敏感網路（TSN）的 Gigabit Ethernet。
- 車用電子：資訊娛樂系統、車身控制中心與 ADAS 硬體，使用通過功能安全認證的 SoC，以滿足嚴格 ASIL 標準。
- AI 邊緣運算：智慧相機與機器人系統利用專用 NPU 在本機執行複雜神經網路推論，不必將私人資料上傳到雲端。
- 網路設備：企業交換器與資安設備依賴封包路由 SoC，整合 Gigabit MAC 引擎與硬體加速深度封包檢查。
AI 系統單晶片的崛起
為什麼 AI 工作負載需要專用硬體
神經網路推論主要由一種操作主導：大型矩陣中的乘加運算（MAC）。不同處理區塊在執行這些操作時，性能與效率差異極大：
- CPU（Central Processing Unit，中央處理器）：平行度低、操作彈性最高，但用於矩陣運算時功耗效率較低。最適合序列控制邏輯與一般作業系統任務協調。
- GPU（Graphics Processing Unit，圖形處理器）：平行度高、程式彈性高、功耗效率中等。最適合平行圖形工作負載與模型訓練。
- NPU（Neural Processing Unit，神經處理器）：固定平行度極高、程式彈性較低，但功耗效率最佳。它專為在邊緣端執行高吞吐、低功耗模型推論而最佳化。
SoC 中的邊緣 AI 處理
邊緣 AI 是指在裝置本機執行推論，而不是在雲端執行。它的實際好處非常明確：亞毫秒級延遲（無需網路往返）、資料不離開裝置（符合隱私要求）、無網路連線時仍可運作，以及消除每次查詢的雲端 API 成本。這些因素正在推動幾乎所有新款應用級 SoC 整合 NPU。
AI SoC 範例
- Apple M5：具備新一代 Neural Engine，可提供業界領先的 TOPS（每秒兆次運算），用於加速裝置端 Apple Intelligence 與本地化機器學習模型。
- Qualcomm Snapdragon 8 Elite：整合高度先進 NPU，專為即時多模態生成式 AI、即時翻譯與進階裝置端 LLM 打造。
- NXP i.MX 8M Plus：具備 2.3 TOPS NPU，面向工業視覺與邊緣語音 UI（Electronic Design／NXP）。
- Intel Meteor Lake／Lunar Lake：整合 NPU，用於 Windows AI PC 工作負載（Microsoft Copilot+ 等級）。
圖：AI SoC 系統，展示 CPU、GPU 與專用 NPU 硬體區塊，以及從相機輸入到 NPU 矩陣加速器的視覺化資料路徑。
設計者觀點：自訂 SoC 設計的現實
現代 SoC 很少完全從零開始設計。多數半導體供應商會結合授權 IP 區塊，例如 Arm、Synopsys 或 Cadence 的 CPU、GPU 與記憶體控制器，加上自訂加速器與大量驗證，來建立特定應用平台。
如何為設計選擇正確的系統單晶片
選擇正確 SoC，會決定專案整體功耗範圍、硬體佈局難度與長期可行性。評估晶片時，工程師必須仔細權衡多個關鍵架構面向：
- 處理需求：分析您的工作負載特性。如果需要執行 Linux，請選擇具備專用記憶體管理單元（MMU）的應用級 SoC。如果計畫部署本地邊緣 AI 或電腦視覺模型，請確認晶片包含 NPU 或 GPU。
- 記憶體與儲存介面：評估 SoC 是否需要外部 LPDDR4／5 記憶體，這會要求具備等長走線的高速 PCB 佈線，或是否支援共封裝 DRAM。請確認儲存匯流排（例如 eMMC 或 PCIe）是否符合開機時間與讀寫頻寬需求。
- 連線能力與 I/O 周邊：列出所需介面。工業設計通常需要 CAN-FD 與支援 TSN 的 Ethernet。穿戴式與行動 IoT 裝置則需要晶片內建無線收發器，以避免外部 RF 晶片的額外成本。設計者也可以直接在已驗證零件資料庫中確認實體元件封裝。
- 功耗與熱限制：計算系統熱設計功耗（TDP）。低功耗 IoT 節點必須優先考量微安等級深度睡眠狀態，而多 GHz 應用級 SoC 則需要進階 PCB 散熱、熱導孔陣列或主動式散熱器。在最終確定電路板佈局前，可將需求提交至PCB 報價工具，以預估製造餘裕。
- 軟體生態系與 BSP 支援：優先選擇提供活躍板級支援套件（BSP）、主線 Linux kernel 驅動與穩健 SDK 的晶片供應商。避開驅動程式開發障礙，可大幅加快電路板 bring-up 時程。
- 產品生命週期與長期供貨：確認所選 SoC 供應商是否提供正式長期供貨承諾，工業或車用元件通常為 10 至 15 年，以避免產品過早停產。
設計者觀點：SoC 的軟體生態系
選擇 SoC 時，硬體規格只是決策的一部分。軟體支援、BSP 品質、Linux kernel 維護與長期元件供貨，通常比原始 CPU 性能更能影響專案成功。
系統單晶片 vs. 系統模組 vs. 系統級封裝
對自訂晶片設計遙不可及的專案而言，硬體設計者必須在不同封裝與整合型態之間做選擇：
- 系統模組（System on Module，SoM）：完整運算子板，將 SoC、DRAM、非揮發性儲存與電源管理整合到預先驗證的 PCB 上。此模組可安裝到包含應用專屬 I/O 連接器的自訂載板上，簡化高速 BGA 扇出與 DDR 記憶體佈線。
- 系統級封裝（System in Package，SiP）：將多個獨立矽晶粒，例如 SoC 晶粒與離散 LPDDR 晶粒，共封裝到單一統一積體電路封裝中，並使用微凸塊或矽中介層來最大化密度。
| 屬性 | SoC | SiP | SoM |
|---|---|---|---|
| 整合層級 | 單一晶粒 | 多晶粒，單一封裝 | SoC + 支援元件位於子板上 |
| 可客製化程度 | 流片時固定 | 封裝時固定 | 載板可完全客製 |
| PCB 佈局複雜度 | 高（BGA 扇出、DDR） | 高（與 SoC 類似） | 低（僅需載板佈線） |
| 上市時間 | 最長 | 長 | 最快 |
| 成本模型 | 高 NRE／低單位成本 | 中等 NRE | 低 NRE／較高單位成本 |
| 實際範例 | Snapdragon 8 Elite | Apple M5 封裝 | Variscite VAR-SOM-MX8M-Plus |
透過將設計複雜度從矽晶佈局階段轉移出去，工程團隊可以專注於更容易透過最佳化組裝流程製造的自訂載板。
圖：結構比較，展示晶粒級（SoC）、封裝級（SiP）與板級（SoM）系統整合方式。
系統單晶片常見問題
Q：微控制器算是 SoC 嗎？
嚴格來說，多數微控制器都可視為簡單 SoC，因為它們在單一晶粒上整合 CPU、記憶體與周邊。不過在產業用語中，「SoC」通常意味著更高整合度：多 GHz 應用處理器、GPU、NPU 與 Linux 執行能力。兩者邊界是一個光譜；Espressif 在其資料表中也明確將 ESP32-S3 稱為「低功耗 MCU-based system-on-chip（SoC）」。
Q：SoC 可以執行 Linux 嗎？
可以。具備 Cortex-A 或同等核心、MMU 與足夠 DRAM 的應用級 SoC，通常可以執行 Linux。Broadcom BCM2711（Raspberry Pi 4）、NXP i.MX 8M Plus、TI Sitara AM625 與 Qualcomm Snapdragon 都能執行 Linux。不具備 MMU 的微控制器級 SoC，例如 ESP32、RP2350，則無法執行標準 Linux。
Q：SoC 與 CPU 有什麼差異？
CPU（Central Processing Unit，中央處理器）是單一處理元件，負責執行指令。SoC 則在同一晶粒上整合 CPU（或多個 CPU 核心）、GPU、NPU、記憶體控制器、周邊，且通常還包含無線連線能力。CPU 只是 SoC 內部的一個區塊。
Q：為什麼智慧型手機會使用 SoC？
智慧型手機需要在所有大量生產產品中達到最高運算密度、最低功耗與最小 PCB 佔用面積。只有將 CPU、GPU、NPU、ISP、5G 數據機、Wi-Fi 與 Bluetooth 整合到單一約 100 平方毫米封裝中的 SoC，才能同時滿足這些限制。
Q：ESP32 是 SoC 還是 MCU？
依定義來說，它兩者都是。Espressif 自家資料表將 ESP32-S3 描述為「低功耗 MCU-based system-on-chip（SoC）」。它整合 CPU 核心、Wi-Fi + BLE 無線電、加密加速器與 ULP 協處理器，能以 MCU 等級的開發流程與價格，提供 SoC 等級的整合度。
Q：SoC 與 SiP 有什麼差異？
SoC 會將所有功能區塊放在單一半導體晶粒上。SiP（System in Package，系統級封裝）則將多個離散晶粒整合到單一封裝中，這些晶粒可以來自不同製程或供應商，並透過打線、倒裝晶片或 TSV 互連。當 DRAM 被共封裝時（例如 Apple M5），SoC 幾乎也可視為 SiP；但不是所有 SiP 都包含單一晶粒 SoC。
結論
系統單晶片技術透過將處理器、記憶體子系統、通訊介面與專用加速器整合到單一裝置中，已徹底改變現代電子產品。從 IoT 感測器與工業控制器，到智慧型手機與 AI 邊緣系統，SoC 提供了當今嵌入式應用所需的性能與效率。
理解 SoC 架構、記憶體層級、互連與整合取捨，可幫助工程師做出更好的硬體決策，降低開發風險，並選擇符合長期產品目標的平台。
持續學習
二極體類型完整解析：應用與選擇指南
現代電子產品仰賴高度專用化的二極體，執行電源轉換、ESD 保護、訊號偵測及高頻切換。選錯二極體不只會降低效率，還會產生額外熱量、增加切換損耗，甚至可能在電壓瞬變時損壞敏感電路。無論是製作原型，還是擴大至小量 PCB 組裝，選擇合適元件都能確保電路板可靠運作。 本指南將說明： 不同類型二極體的內部運作原理 整流、蕭特基、齊納、TVS、LED 及快速恢復二極體的適用場合 封裝選擇如何直接影響 PCB 散熱表現 工程師如何為現代電子設計選擇合適的二極體 二極體類型比較表 二極體類型 速度 順向電壓（Vf） 最大逆向電壓 逆向恢復時間（trr） 主要用途 典型封裝 整流二極體 慢 0.7～1.1 V 最高 1000 V 1～10 µs AC-DC 轉換 DO-41／SMA 蕭特基二極體 非常快 0.15～0.45 V 20～200 V 約為 0（多數載子元件） SMPS、低損耗整流 SMA／SMB 齊納二極體 中等 固定崩潰電壓 指定 Vz 約 100 ns 穩壓、箝位 SOD-123／DO-35 TVS 二極體 低於 1 ns 箝位電壓 Vc 依突波額定值 皮秒等級 ESD／瞬態保護 SMAJ／SMBJ......
SMD 二極體尺寸指南：封裝、尺寸與規格表
選錯 SMD 二極體封裝，問題通常要到後期才會浮現：可能是在佈局時才發現焊墊圖案不符，也可能是在測試時發現接面溫度超出安全範圍。封裝尺寸會決定二極體可承載的電流、散熱效率，以及組裝產線能否可靠完成銲接。 本指南詳細介紹常見的 SMD 二極體封裝系列，包括 SMA、SMB、SMC、SOD-123、SOD-323、SOD-523 及 SOD-923。 您將在本文中找到完整的 SMD 二極體封裝尺寸表、PCB 佈局建議，以及依應用選擇封裝的實用指南。 瞭解 SMD 二極體封裝命名方式 在查看 SMD 二極體尺寸之前，先瞭解標準命名規則，有助於避免焊墊圖案不符。這些命名知識也能作為檢視 SMD 電晶體代碼或為整體設計選擇 IC 封裝類型時的實用基礎。 SMA、SMB 與 SMC 這些是 JEDEC 為 DO-214 系列表面黏著功率二極體制定的標準代號。字母代表此系列中的尺寸級距；SMA 最小，SMC 最大。其正式 JEDEC 名稱分別為 DO-214AC（SMA）、DO-214AA（SMB）及 DO-214AB（SMC）。 SOD-123、SOD-323、SOD-523 與 SOD-923 SOD 是 ......
SMD 電晶體封裝指南：尺寸與選型技巧
選錯電晶體封裝、未考量散熱限制，或佔用過多 PCB 面積，很快就會形成問題。SMD 電晶體封裝從小型 SC-70、SOT-523，到更大的 DPAK 與 D2PAK 功率封裝都有；每種封裝分別針對不同電流、散熱及組裝需求進行最佳化。 本指南將比較 SOT-23、SOT-89、SOT-223、SC-70、DPAK 及 D2PAK 等常見 SMD 電晶體封裝尺寸。 內容包括標稱尺寸、PCB 焊墊佔位、熱特性、載流能力，以及為 PCB 佈局、原型製作與量產組裝選擇適當封裝的建議。 圖：將各種 SMD 電晶體封裝放置於 PCB 與精密尺旁，比較 SC-70 至 D2PAK 的相對尺寸。 SMD 電晶體封裝規格表 封裝 標稱封裝尺寸（含接腳） PCB 焊墊佔位 典型電流 散熱表現 常見用途 SOT-523 約 1.6 × 1.6 mm 1.8 × 1.8 mm <200 mA 較差 穿戴式與行動裝置 SC-70／SOT-323 約 2.0 × 2.1 mm 2.1 × 2.8 mm <600 mA 較差 消費性電子、RF SOT-23 約 2.9 × 2.4 mm 3.1 × 3.3 mm <600 mA ......
SMD 電感器尺寸指南：封裝、規格表與選型技巧
SMD 電感器的尺寸不只影響 PCB 佔用面積。封裝尺寸也會直接影響載流能力、飽和特性、直流電阻（DCR）及電磁干擾（EMI）表現。選錯封裝不只是效率較差，還可能導致成本高昂的電路板改版。 其中一項難題是 SMD 電感器封裝尺寸存在多種命名方式，而且 RF 晶片電感器與功率電感器之間具有根本差異：前者著重小型封裝與高品質因數（Q 值），後者則重視低 DCR、磁性屏蔽及高飽和電流。 本指南將介紹封裝尺寸表、RF 與功率電感器類型、大電流封裝、PCB 焊墊注意事項，以及各類應用的選型標準。 圖：已組裝 PCB 上的四種 SMD 電感器：0402 晶片型、0805 晶片型、CD 鼓型磁芯及 NR 屏蔽式功率電感器。 注意事項 如果您剛開始接觸電感器的基本原理，請參閱完整的 SMD 電感器指南。 SMD 電感器尺寸代表什麼？ SMD 電感器尺寸是指元件在 PCB 上的實體佔位，主要為長度與寬度。與電阻器及電容器相同，電感器採用標準化的四位數命名系統，以數字表示尺寸。 英制與公制封裝命名 英制（例如 0805）：前兩位數表示以 0.01 英吋為單位的長度，後兩位數表示寬度。 公制（例如 2012）：數字直接......
Raspberry Pi 與 Arduino：2026 年實際專案比較
注意 快速解答： 選擇 Arduino：適合機器人控制、感測器、低功耗裝置，以及需要精準控制迴圈的直接硬體層級互動。 選擇 Raspberry Pi：適合 AI 推論、Linux 應用程式、多媒體、網路功能，以及任何需要完整作業系統的用途。 如果您搜尋過 Arduino 與 Raspberry Pi 的比較，可能已經看過十幾篇只把規格並排列出，卻沒有說明哪些差異真正會影響專案的文章。本指南則有所不同。 無論您正在製作機器人手臂原型、部署 IoT 感測器網路、打造居家自動化系統，或只是剛開始接觸 DIY 電子製作，所選的開發板都會影響專案的運作方式、負載下的表現，以及後續擴充能力。Arduino 與 Raspberry Pi 都價格實惠且適合初學者，但兩者解決的問題截然不同；選錯開發板，會浪費時間與金錢。 本指南提供實際專案例子，協助您為不同任務選擇合適的開發板，並包含完整比較表、機器人與 IoT 的專門分析、各開發板適用情境的明確說明，以及真正有效的初學者學習路徑。讀完後，您就能清楚做出選擇。 圖：Arduino Uno R4 微控制器開發板與 Raspberry Pi 5 單板電腦 Arduin......
STM32 vs ESP32：嵌入式與 IoT 設計的深度技術比較
在 STM32 與 ESP32 之間做選擇，並不只是價格問題。許多工程師一開始都有同樣的疑問：如果 ESP32 更便宜，而且已經內建 Wi-Fi／Bluetooth，為什麼還有人會選 STM32？ 真正的答案取決於您的產品需要完成什麼任務。如果您正在打造連網智慧家庭裝置，ESP32 可能是最快且最具成本效益的路徑。但如果您的設計需要確定性控制、精準 ADC 取樣、低功耗運作、工業介面、馬達控制或長期供貨，STM32 往往足以證明其較高成本是合理的。 本指南不只是入門級比較。我們將從實務工程角度比較 STM32 vs ESP32，包括性能、功耗、周邊、連線能力、工業應用案例、開發流程，以及為什麼許多商用產品會同時使用這兩種晶片。 圖：STM32 微控制器與 ESP32 無線模組 當 ESP32 更便宜時，為什麼還要選 STM32？ 這個問題在 Reddit 上經常被問到。以下是規格表不會直接告訴您的答案。 STM32 在哪些地方值得更高價格 確定性控制：Cortex-M 中斷延遲具備明確上限，這對馬達 FOC、SMPS 回授與安全互鎖是必要條件。 類比性能：STM32 12-bit ADC 從邊界到......