四方扁平封裝（QFP）：工程師的設計、組裝與熱管理指南
2 分鐘
- 四方扁平封裝（QFP）結構與材料科學解析
- 四方扁平封裝（QFP）類型：詳細分類與選型指南
- 四方扁平封裝（QFP）PCB 腳位與焊盤規範（IPC-7351B）
- 四方扁平封裝（QFP）進階散熱管理
- 四方扁平封裝（QFP）SMT 組裝：挑戰與對策
- QFP 零件採購與組裝可靠度標準
- 結論
- 四方扁平封裝（QFP）常見問答
四方扁平封裝（QFP）是電子製造史上最普及的表面貼裝技術（SMT）封裝形式之一。自 1980 年代成為標準後，QFP 一直是接腳數中等至偏高（通常 32–304 支）積體電路（IC）的業界標準，因此同時成為簡易 SOIC 封裝與複雜球柵陣列（BGA）之間的理想替代方案。
QFP 的定義特徵是從正方形或長方形本體四邊伸出的海鷗翼引腳，能在高 I/O 密度、低成本製造與除錯所需的目檢性之間取得獨特平衡。不同於 BGA 的焊點隱藏於下方，QFP 的引腳可見，可直接光學檢查與重工。
對今日的 PCB 設計者而言，理解 QFP 設計遠不止於線路圖擺放；還需掌握散熱、共面度公差與 SMT 製程窗口。
四方扁平封裝（QFP）晶片
四方扁平封裝（QFP）結構與材料科學解析
要為 QFP 做設計，必須先了解封裝膠體內部的組成。回焊與運作期間的可靠度，取決於內部材料間的交互作用。
導線架成分與 CTE
導線架同時扮演電氣通道與結構骨架的角色。
● 銅合金（C194）：一般用於標準商業應用，具優異導電性。
● Alloy 42（Fe-Ni）：含 58% 鐵與 42% 鎳。其熱膨脹係數（CTE）約 4.0–4.5 ppm/°C，與矽晶片（~2.6 ppm/°C）接近，可於熱循環中將焊線的「熱機械應力」降至最低，因此為高可靠度應用的關鍵材料。
焊線與互連
封裝內部，矽晶片與導線架透過焊線連接。
● 金線（Au）：純度 99.99%，線徑 18–25μm，抗氧化且形成最可靠的介金屬化合物。
● 銅線（Cu）：日益普及以降低成本，但需更大鍵結力道，若控制不當可能損傷現代矽晶片的脆弱 low-k 介電層。
封裝與「爆米花效應」
本體採用環氧模封樹脂（EMC），通常含 70–90% 重量比的熔融石英以降低整體 CTE（8–12 ppm/°C）。
MSL 技術提示：環氧具吸濕性。若 QFP 吸濕後再經 260°C 回焊，內部水分瞬間汽化膨脹，將導致封裝龜裂或分層，即所謂「爆米花效應」。
四方扁平封裝（QFP）剖面圖，顯示內部矽晶片、金焊線、銅導線架與環氧封裝層。
四方扁平封裝（QFP）類型：詳細分類與選型指南
「QFP」為統稱，選擇特定變體會影響產品 Z 軸高度與 PCB 散熱策略。
薄型四方扁平封裝（LQFP）
LQFP 為業界主力（JEDEC MS-026）。
● 高度：標準本體厚度 1.4mm。
● 間距選項：可選 0.8mm、0.65mm、0.5mm、0.4mm。
● 應用：適合標準微控制器（如 JLCPCB 零件庫中的 STM32 系列），垂直空間限制不大時採用。
● 散熱：標準 LQFP θJC 約 25–35°C/W。
超薄四方扁平封裝（TQFP）
TQFP 專為筆電、平板等可攜式應用設計。
● 高度：本體總厚度縮減至 1.0mm。
● 限制：封裝變薄使模封膠厚度減少，熱質量降低，若冷卻速率過快，回焊時翹曲風險略增。
塑膠 vs. 陶瓷（PQFP vs. CQFP）
● PQFP（塑膠）：標準商業版本，本體厚度 2.0–3.8mm，可用於高接腳數（最高 304 支）。
● CQFP（陶瓷）：航太與軍用密封封裝，採玻璃熔封或焊封蓋，防潮（MSL 1）。
QFP 接腳示意圖與尺寸範例
比較表：四方扁平封裝（QFP）類型
| 變體 | 本體高度（最大） | 接腳數範圍 | 典型間距 | 熱阻 θJA（靜止空氣） | 主要應用 |
|---|---|---|---|---|---|
| LQFP | 1.60 mm | 32 – 256 | 0.50 mm | 35 – 50 °C/W | 微控制器、消費電子 |
| TQFP | 1.20 mm | 32 – 176 | 0.40 – 0.80 mm | 40 – 55 °C/W | 行動裝置、低功耗 FPGA |
| PQFP | 3.40 mm | 64 – 304 | 0.65 mm | 30 – 45 °C/W | 傳統系統、工業控制 |
| BQFP | 3.80 mm | 84 – 196 | 0.635 mm | 35 – 50 °C/W | 插座式打樣（邊角防撞） |
註：熱阻值為 JEDEC 靜止空氣條件下典型範圍，實際值因供應商與 PCB 設計而異。
BQFP 晶片
PQFP 晶片
四方扁平封裝（QFP）PCB 腳位與焊盤規範（IPC-7351B）
為 0.5mm 或 0.4mm 間距 QFP 設計腳位時毫無容錯空間，不良焊盤是橋錫與空焊的主因。
焊盤幾何
依 IPC-7351B（表面黏著設計通用要求），焊盤須容納「趾部」、「跟部」與「側面」焊點。
● 趾部焊點：利於目視檢查。
● 跟部焊點：機械強度最關鍵，熱膨脹時跟部吸收主要剪應力。
0.5mm 間距 QFP 設計規則：
● 焊盤寬度（X）：0.24–0.28mm（勿超 0.30mm，否則易橋錫）。
● 焊盤長度（Y）：1.50–1.60mm。
● 防焊橋：兩相鄰焊盤間防焊間隔。0.5mm 間距時銅焊盤間隙約 0.22mm，JLCPCB 要求防焊橋最小 4 mil（0.1mm）。若防焊開口過大，橋寬不足易剝落，導致橋錫。
散熱孔與裸焊墊（ePad）
許多現代 QFP（PowerQFP）底部帶裸露晶片黏著墊（ePad），須焊於 PCB 接地平面。
● 散熱孔設計：於 ePad 區放置 0.3mm 直徑散熱孔陣列。
● 封孔 vs. 塞孔：大孔勿留空，否則焊錫被吸下造成主焊墊空焊。為求高可靠度，請於提交 JLCPCB 的 Gerber 檔案中指定 Via-in-Pad Plated Over（VIPPO）或封孔。
四方扁平封裝（QFP）進階散熱管理
高效能 DSP 或 FPGA 若採 QFP，計算接面溫度為必要步驟，避免過熱降頻。
熱阻概念
● θJA（接面到環境）：晶片到外界空氣的總熱阻。
● θJC（接面到外殼）：晶片到塑封頂部的熱阻。
● θJB（接面到板）：晶片到 PCB 的熱阻。
公式：
其中 TJ 為接面溫度，TA 為環境溫度，PD 為功耗。
強化散熱
若計算所得 TJ 超過 125℃，需降低 θJA。
1. 銅厚：內層由 1oz 改 2oz 可透過 PCB 橫向擴熱降低 θJB。
2. 頂部散熱片：以導熱膠將散熱片黏於 QFP 頂部，可降低 θJC。
3. 風流：由靜止空氣改為強制對流（1 m/s）可有效降低 θJA 達 20%。
QFP 散熱示意：透過裸焊墊、散熱孔與內層銅箔將熱導出。
四方扁平封裝（QFP）SMT 組裝：挑戰與對策
細間距 QFP（0.4mm、0.5mm）的組裝最能考驗製造商能力，JLCPCB 採特定協定以降低常見缺陷。
錫膏印刷
● 鋼板厚度：0.10mm（4 mil）或 0.12mm（5 mil）電拋光不鏽鋼板，適用 0.5mm 間距。
● 開口縮減：相對於 PCB 焊盤，鋼板開口面積通常縮小 10–15%，以避免橋錫。
● 寬厚比：開口寬度與鋼板厚度比須 >1.5，確保錫膏脫膜並附著於焊盤。
回焊曲線（SAC305）
無鉛（SAC305）曲線通常分以下區段：
1. 預熱：以 1–3°C/sec 升至 150°C。
2. 浸潤：150–180°C 維持 60–120 秒，讓助焊劑活化並揮發溶劑。對 QFP 尤為重要，可確保整體熱均衡，避免翹曲。
3. 回焊：峰值 245–250°C，液相時間（TAL）45–75 秒。
4. 冷卻：快速冷卻（<6°C/sec）以獲細晶焊點，提升強度。
SAC305 回焊曲線圖，標示預熱、浸潤、回焊與冷卻溫度區。
常見 QFP 組裝缺陷與排除
| 缺陷 | 症狀 | 根本原因 | 解決方案 |
|---|---|---|---|
| 橋錫 | 相鄰接腳相連 | 錫膏過多或坍塌 | 縮小鋼板開口寬度；檢查防焊壩完整性。 |
| 空焊（共面度） | 接腳懸空於焊盤 | 接腳上翹（平整度 >0.1mm） | 改善運輸防護（托盤優於管裝）；增加錫膏量。 |
| 錫珠 | 接腳旁小錫球 | 錫膏氧化或升溫過快 | 管控濕度；降低預熱斜率，避免助焊劑「爆裂」。 |
| 枕頭效應（HiP） | 接腳置於錫膏但未融合 | 翹曲或接腳氧化 | 採用氮氣回焊；確認零件可焊性。 |
QFP 零件採購與組裝可靠度標準
透過 JLCPCB 採購零件
指定 QFP 組裝時，零件來源與腳位同等重要。
● 零件庫整合：JLCPCB 提供 52 萬+ 現貨零件，可直接於零件庫選用。
● 基礎 vs. 擴展零件：「基礎零件」（如主流 STM32 LQFP 微控制器）已預載於送料器，無額外人工費；「擴展零件」需手動上料，設計者可優先選用基礎件以降低成本。
品質保證（IPC-A-610）
QFP 組裝最終檢驗依 IPC-A-610 二級或三級標準。
● 二級（標準）：多數消費與工業電子採用。
● 三級（高可靠）：車用/航太等級，焊點跟部高度須 ≥ 接腳厚度 50%。
● 檢測方法：JLCPCB 採 AOI 自動光學檢查，偵測接腳偏移與橋錫；帶裸焊墊之 QFP 以 X-Ray 量測空洞率（目標 <25%）。
結論
四方扁平封裝（QFP）至今仍是高接腳數邏輯與控制應用的彈性首選，但其可靠度完全取決於是否符合 DFM 原則：焊盤幾何、鋼板設計與散熱管理。
JLCPCB 的現貨零件庫確保供應鏈可靠，加上 X-Ray、AOI 等先進 SMT 能力，讓工程師安心導入 QFP 設計。不論是 IoT 感測器原型或擴產中的工業控制器，以上指南都能讓 QFP 經得起現場嚴苛考驗。
準備生產？立即上傳 Gerber 與 BOM，取得高精度 PCB 製造與組裝即時報價！
四方扁平封裝（QFP）常見問答
Q1：可在 QFP 下方佈線嗎？
若 QFP 無裸焊墊（ePad），頂層下方可佈線；若有 ePad，則禁止於頂層下方佈線以免短路。務必確認封裝下方導通孔有足夠防焊覆蓋，避免吸錫或短路。
Q2：QFP 零件包裝選捲帶還是托盤？
大尺寸 QFP（≥QFP-100）及細間距版本建議用托盤。捲帶易使脆弱海鷗翼引腳受壓變形，導致共面度不良；托盤可保護引腳，提升貼裝良率。
Q3：0.4mm 間距 QFP 能手焊或重工嗎？
熟練技術員可在顯微鏡下以「拖焊」技巧與足量助焊劑手焊，但易橋錫。為求一致可靠度，強烈建議採用 JLCPCB 等自動化 SMT 組裝。
Q4：為何 JLCPCB 建議 QFP-ePad 採用 VIPPO？
傳統開孔散熱孔會因毛細作用把焊錫吸走，造成空焊與散熱不良。VIPPO（或塞孔）於孔口電鍍平整，使錫膏留在焊墊，確保熱介面可靠。
持續學習
2026 年積體電路（IC）指南：掌握晶片分類、選型與工業應用
在硬體開發這條持續推進的道路上，積體電路雖是運算核心，但真正為可靠運作奠定實體介面的，則是積體電路封裝。隨著 2026 年將近，電子裝置正朝向極致微型化與高效能運算快速發展，IC 封裝已不再只是被動且單純的保護外殼，而是成為決定訊號完整性、熱管理，甚至 PCB 製造良率的關鍵差異化因素。 資深工程師都知道，從傳統 DIP 到先進 BGA、CSP 封裝，搞懂這些技術細節，才能從設計一開始就在成本和效能間找到最佳平衡點。JLCPCB 每天處理上萬個這種複雜封裝訂單，憑著實戰經驗告訴你：IC 封裝怎麼選，直接決定後段製造是順暢還是麻煩。 第 1 部分：解析積體電路（IC）架構與工業應用 IC 封裝的演進，與半導體製程的發展相互呼應，其主要功能早已不僅是承載脆弱的矽晶圓。相反地，它已成為具備電性功能的關鍵連結，銜接奈米尺度的晶片與毫米尺度的 PCB。 為何封裝選型至關重要？ 1. 尺寸與 I/O 密度之間的取捨：隨著晶片功能持續提升，接腳數也快速攀升。傳統引腳式封裝（例如 QFP）已難以充分支援高 I/O 需求，因此封裝技術也開始轉向以 BGA 等面陣列封裝為代表的新方案。 2. 主要技術考量包括下列項目......
數碼管的工作原理：玻璃後面的光輝
讓我帶你回到過去，那時還沒有 LED 或 LCD 顯示燈，而是使用一種耗電量大但看起來很酷的技術。Nixie 管，在玻璃管內散發柔和橘光的數字。如今這些元件雖已過時，但一些電子愛好者仍將它們視為歷史的復古珍藏。在本文中，我們將深入探討 Nixie 管的運作原理，了解其背後的技術，以及它們從實驗室設備演變為懷舊收藏品的歷史。 什麼是 Nixie 管？ Nixie 管是 1950 年代發明的電子顯示裝置。當時尚無 LED 這類元件，而是利用冷陰極輝光放電來顯示數字。它看起來像一支真空管，內部充有低壓氖氣。內部有經過塑形的金屬陰極（通常為 0–9 的數字），一層層疊放。當某個陰極被施加約 170 V 直流電壓時，氖氣放電產生橘紅色光，使該數字清晰可見。由於當時是透過放電來「點亮像素」，因此每個數字（0–9）都使用獨立塑形的陰極。 那標誌性的溫暖橘光來自氖氣在電場激發下發光。氖的發射光譜以橘紅波段為主。若加入少量氬或汞蒸氣，則會改變亮度並在電極附近帶些藍色調。 Nixie 管的簡史 Nixie 管於 1955 年由 Haydu Brothers Laboratories 首次開發。「Nixie」據說源自「......
GaN 與矽：您應該使用哪種功率元件
你聽過 GaN 嗎？它現在相當熱門。並不是因為它是另一種省電技術，而是因為當今電子產品正朝小型化邁進，我們需要體積更小、卻能處理更大電流與功率、同時發熱更少的電源供應器。這一切都要歸功於採用 SMT 封裝 的 GaN MOSFET。許多新創公司抓住這個概念，將其導入小型手機與筆電充電器，並創造了可觀營收。如今，由於技術尚未完全成熟，大型企業也開始投入研發，推出自家 OEM 充電器。這是電力電子產業的一場革命。本文將比較這些元件與矽元件的效率，並說明它們如何取代舊技術。 GaN 與矽的基礎知識： 矽（Si）：我們已使用矽近 50 年，技術相當成熟且應用廣泛。然而，它受材料本身特性限制，例如崩潰電場較低、電子遷移率較差。矽可承受極高電壓（IGBT 可達 1700 V 甚至 6500 V）與大電流，但代價是切換速度較慢。 閘極電荷（Qg）高於 GaN。 輸出電容（Coss）較大，導致切換損耗增加。 崩潰電壓與熱性能受限。 GaN（氮化鎵）：寬能隙半導體，具備更高的電子遷移率與臨界電場強度。遷移率高代表電子速度更快，臨界場強高則可在損壞或崩潰前承受更高電壓。然而，此技術尚未完全成熟，目前多應用於 600 ......
如何像專業人士一樣焊接 SMD 元件【2026 更新版】
焊接是一項核心技能，而當涉及到 SMD 時，事情變得更複雜、更精細。焊接類似於熔接，但與熔接兩塊鐵/鋼不同，我們現在焊接的是小型元件。 要開發電路，最佳連接兩個元件的方法就是焊接。電子元件主要分兩大類：一種是帶有鍍錫長腳的插件式（through-hole），可輕鬆插入 PCB 後再焊接；另一種則是 SMD（表面黏著元件）。 你需要技巧才能正確焊接它們，因為它們非常小，有時引腳外觀不可見。焊接像 BGA（球柵陣列）這類 SMD 元件時，只能憑經驗猜測是否成功。然而，工業級焊接流程並非如此；他們擁有昂貴的設備與視覺相機，在出貨前驗證設計。 此外，本指南將帶你一步步了解高效焊接的流程、所需工具，以及像專業人士一樣焊接的技巧。 什麼是 SMD 焊接？ SMD 代表 表面黏著元件，而將這類可焊的 PCB 進行焊接的過程就是 SMD 焊接。這與插件式焊接不同，後者是將元件引腳插入孔中。小型 SMD 可減輕重量、縮小體積，並讓電路設計更高效，因為元件可置於走線上方或周圍。通常需先添加焊料或焊膏，再用鑷子等工具定位元件，然後用烙鐵、熱風槍或回焊爐加熱焊點，形成電性與機械性皆牢固的接點。 如前所述，若從宏觀來看，焊......
SMD 電阻封裝尺寸：完整尺寸圖表、焊盤圖與選型指南
表面貼裝元件（SMD）電阻是現代電子產品的基礎，選擇正確的封裝尺寸是影響 PCB 電氣性能、熱可靠性與製造成本的關鍵工程決策。 本文提供實用且具權威性的指引，內容涵蓋： ● 完整的 SMD 電阻尺寸對照表（01005 至 2512），含精確尺寸與額定功率。 ● 建議的 PCB 焊盤與迴焊可靠度設計規範。 ● 功率耗散、組裝難易度、成本與機械穩定性之間的關鍵取捨。 ● 消費性、IoT 與電源電路的實際應用案例。 SMD 電阻封裝尺寸 SMD 電阻尺寸速查表（英制與公制對照） 封裝代碼（英制） 封裝代碼（公制） 長度 (L) ± 公差 寬度 (W) ± 公差 高度 (H) 典型值 額定功率 (W) 應用 01005 0402 0.016″/0.40 mm 0.008″/0.20 mm 0.005″/0.13 mm 31/1000 W (0.031 W) 超小型 RF 模組、行動與穿戴裝置 0201 0603 0.024″/0.60 mm 0.012″/0.30 mm 0.010″/0.25 mm 1/20 W (0.05 W) 智慧型手機、IoT 感測器、精簡邏輯電路 0402 1005 0.04″/......
電容符號的工程指南：電路圖標準與極性
在高頻 PCB 設計與精密類比電路中，電容不僅僅是遵循 C = Q/V 基本公式的電荷儲存元件；它還是具有等效串聯電阻（ESR）與電感（ESL）的複雜元件。然而，在設計進入模擬或佈線階段之前，它最初只是原理圖上的一個符號。 對 PCB 設計工程師而言，電容符號是關鍵元素，是佈線團隊與製造組裝廠（PCBA）的主要依據。若符號不夠清晰，特別是涉及不同地區標準（ANSI 與 IEC）及極性標示的差異，常導致元件方向錯誤，進而造成嚴重的電路板失效。 理解電容符號 基本電容符號是對其物理結構的視覺抽象：介電絕緣體將兩個導電電極分開。 雖然符號代表理想電容，但工程師需記住，極板間距（d）決定了耐壓值（Vmax）。 此耐壓值通常不會直接標示於符號外框，但它是 EDA 元件庫中必須包含的重要參數。此外，符號僅代表線性模型；實際行為還需考慮介電材料的非線性效應。 電容符號標準：ANSI vs IEC vs JIS 說明 全球供應鏈意味著原理圖常混合多種標準。兩大主流為 ANSI/IEEE 315（北美）與 IEC 60617（歐洲/國際）。日本則採用與 IEC 相近的 JIS C 0617。 非極性電容：陶瓷、薄膜......