四方扁平封裝（QFP）：工程師的設計、組裝與熱管理指南
2 分鐘
四方扁平封裝（QFP）是電子製造史上最普及的表面貼裝技術（SMT）封裝形式之一。自 1980 年代成為標準後，QFP 一直是接腳數中等至偏高（通常 32–304 支）積體電路（IC）的業界標準，因此同時成為簡易 SOIC 封裝與複雜球柵陣列（BGA）之間的理想替代方案。
QFP 的定義特徵是從正方形或長方形本體四邊伸出的海鷗翼引腳，能在高 I/O 密度、低成本製造與除錯所需的目檢性之間取得獨特平衡。不同於 BGA 的焊點隱藏於下方，QFP 的引腳可見，可直接光學檢查與重工。
對今日的 PCB 設計者而言，理解 QFP 設計遠不止於線路圖擺放；還需掌握散熱、共面度公差與 SMT 製程窗口。
四方扁平封裝（QFP）晶片
四方扁平封裝（QFP）結構與材料科學解析
要為 QFP 做設計，必須先了解封裝膠體內部的組成。回焊與運作期間的可靠度，取決於內部材料間的交互作用。
導線架成分與 CTE
導線架同時扮演電氣通道與結構骨架的角色。
● 銅合金（C194）：一般用於標準商業應用，具優異導電性。
● Alloy 42（Fe-Ni）：含 58% 鐵與 42% 鎳。其熱膨脹係數（CTE）約 4.0–4.5 ppm/°C，與矽晶片（~2.6 ppm/°C）接近，可於熱循環中將焊線的「熱機械應力」降至最低，因此為高可靠度應用的關鍵材料。
焊線與互連
封裝內部，矽晶片與導線架透過焊線連接。
● 金線（Au）：純度 99.99%，線徑 18–25μm，抗氧化且形成最可靠的介金屬化合物。
● 銅線（Cu）：日益普及以降低成本，但需更大鍵結力道，若控制不當可能損傷現代矽晶片的脆弱 low-k 介電層。
封裝與「爆米花效應」
本體採用環氧模封樹脂（EMC），通常含 70–90% 重量比的熔融石英以降低整體 CTE（8–12 ppm/°C）。
MSL 技術提示：環氧具吸濕性。若 QFP 吸濕後再經 260°C 回焊，內部水分瞬間汽化膨脹，將導致封裝龜裂或分層，即所謂「爆米花效應」。
四方扁平封裝（QFP）剖面圖，顯示內部矽晶片、金焊線、銅導線架與環氧封裝層。
四方扁平封裝（QFP）類型：詳細分類與選型指南
「QFP」為統稱，選擇特定變體會影響產品 Z 軸高度與 PCB 散熱策略。
薄型四方扁平封裝（LQFP）
LQFP 為業界主力（JEDEC MS-026）。
● 高度：標準本體厚度 1.4mm。
● 間距選項：可選 0.8mm、0.65mm、0.5mm、0.4mm。
● 應用：適合標準微控制器（如 JLCPCB 零件庫中的 STM32 系列），垂直空間限制不大時採用。
● 散熱：標準 LQFP θJC 約 25–35°C/W。
超薄四方扁平封裝（TQFP）
TQFP 專為筆電、平板等可攜式應用設計。
● 高度：本體總厚度縮減至 1.0mm。
● 限制：封裝變薄使模封膠厚度減少，熱質量降低，若冷卻速率過快，回焊時翹曲風險略增。
塑膠 vs. 陶瓷（PQFP vs. CQFP）
● PQFP（塑膠）：標準商業版本，本體厚度 2.0–3.8mm，可用於高接腳數（最高 304 支）。
● CQFP（陶瓷）：航太與軍用密封封裝，採玻璃熔封或焊封蓋，防潮（MSL 1）。
QFP 接腳示意圖與尺寸範例
比較表：四方扁平封裝（QFP）類型
| 變體 | 本體高度（最大） | 接腳數範圍 | 典型間距 | 熱阻 θJA（靜止空氣） | 主要應用 |
|---|---|---|---|---|---|
| LQFP | 1.60 mm | 32 – 256 | 0.50 mm | 35 – 50 °C/W | 微控制器、消費電子 |
| TQFP | 1.20 mm | 32 – 176 | 0.40 – 0.80 mm | 40 – 55 °C/W | 行動裝置、低功耗 FPGA |
| PQFP | 3.40 mm | 64 – 304 | 0.65 mm | 30 – 45 °C/W | 傳統系統、工業控制 |
| BQFP | 3.80 mm | 84 – 196 | 0.635 mm | 35 – 50 °C/W | 插座式打樣（邊角防撞） |
註：熱阻值為 JEDEC 靜止空氣條件下典型範圍，實際值因供應商與 PCB 設計而異。
BQFP 晶片
PQFP 晶片
四方扁平封裝（QFP）PCB 腳位與焊盤規範（IPC-7351B）
為 0.5mm 或 0.4mm 間距 QFP 設計腳位時毫無容錯空間，不良焊盤是橋錫與空焊的主因。
焊盤幾何
依 IPC-7351B（表面黏著設計通用要求），焊盤須容納「趾部」、「跟部」與「側面」焊點。
● 趾部焊點：利於目視檢查。
● 跟部焊點：機械強度最關鍵，熱膨脹時跟部吸收主要剪應力。
0.5mm 間距 QFP 設計規則：
● 焊盤寬度（X）：0.24–0.28mm（勿超 0.30mm，否則易橋錫）。
● 焊盤長度（Y）：1.50–1.60mm。
● 防焊橋：兩相鄰焊盤間防焊間隔。0.5mm 間距時銅焊盤間隙約 0.22mm，JLCPCB 要求防焊橋最小 4 mil（0.1mm）。若防焊開口過大，橋寬不足易剝落，導致橋錫。
散熱孔與裸焊墊（ePad）
許多現代 QFP（PowerQFP）底部帶裸露晶片黏著墊（ePad），須焊於 PCB 接地平面。
● 散熱孔設計：於 ePad 區放置 0.3mm 直徑散熱孔陣列。
● 封孔 vs. 塞孔：大孔勿留空，否則焊錫被吸下造成主焊墊空焊。為求高可靠度，請於提交 JLCPCB 的 Gerber 檔案中指定 Via-in-Pad Plated Over（VIPPO）或封孔。
四方扁平封裝（QFP）進階散熱管理
高效能 DSP 或 FPGA 若採 QFP，計算接面溫度為必要步驟，避免過熱降頻。
熱阻概念
● θJA（接面到環境）：晶片到外界空氣的總熱阻。
● θJC（接面到外殼）：晶片到塑封頂部的熱阻。
● θJB（接面到板）：晶片到 PCB 的熱阻。
公式：
其中 TJ 為接面溫度，TA 為環境溫度，PD 為功耗。
強化散熱
若計算所得 TJ 超過 125℃，需降低 θJA。
1. 銅厚：內層由 1oz 改 2oz 可透過 PCB 橫向擴熱降低 θJB。
2. 頂部散熱片：以導熱膠將散熱片黏於 QFP 頂部，可降低 θJC。
3. 風流：由靜止空氣改為強制對流（1 m/s）可有效降低 θJA 達 20%。
QFP 散熱示意：透過裸焊墊、散熱孔與內層銅箔將熱導出。
四方扁平封裝（QFP）SMT 組裝：挑戰與對策
細間距 QFP（0.4mm、0.5mm）的組裝最能考驗製造商能力，JLCPCB 採特定協定以降低常見缺陷。
錫膏印刷
● 鋼板厚度：0.10mm（4 mil）或 0.12mm（5 mil）電拋光不鏽鋼板，適用 0.5mm 間距。
● 開口縮減：相對於 PCB 焊盤，鋼板開口面積通常縮小 10–15%，以避免橋錫。
● 寬厚比：開口寬度與鋼板厚度比須 >1.5，確保錫膏脫膜並附著於焊盤。
回焊曲線（SAC305）
無鉛（SAC305）曲線通常分以下區段：
1. 預熱：以 1–3°C/sec 升至 150°C。
2. 浸潤：150–180°C 維持 60–120 秒，讓助焊劑活化並揮發溶劑。對 QFP 尤為重要，可確保整體熱均衡，避免翹曲。
3. 回焊：峰值 245–250°C，液相時間（TAL）45–75 秒。
4. 冷卻：快速冷卻（<6°C/sec）以獲細晶焊點，提升強度。
SAC305 回焊曲線圖，標示預熱、浸潤、回焊與冷卻溫度區。
常見 QFP 組裝缺陷與排除
| 缺陷 | 症狀 | 根本原因 | 解決方案 |
|---|---|---|---|
| 橋錫 | 相鄰接腳相連 | 錫膏過多或坍塌 | 縮小鋼板開口寬度；檢查防焊壩完整性。 |
| 空焊（共面度） | 接腳懸空於焊盤 | 接腳上翹（平整度 >0.1mm） | 改善運輸防護（托盤優於管裝）；增加錫膏量。 |
| 錫珠 | 接腳旁小錫球 | 錫膏氧化或升溫過快 | 管控濕度；降低預熱斜率，避免助焊劑「爆裂」。 |
| 枕頭效應（HiP） | 接腳置於錫膏但未融合 | 翹曲或接腳氧化 | 採用氮氣回焊；確認零件可焊性。 |
QFP 零件採購與組裝可靠度標準
透過 JLCPCB 採購零件
指定 QFP 組裝時，零件來源與腳位同等重要。
● 零件庫整合：JLCPCB 提供 52 萬+ 現貨零件，可直接於零件庫選用。
● 基礎 vs. 擴展零件：「基礎零件」（如主流 STM32 LQFP 微控制器）已預載於送料器，無額外人工費；「擴展零件」需手動上料，設計者可優先選用基礎件以降低成本。
品質保證（IPC-A-610）
QFP 組裝最終檢驗依 IPC-A-610 二級或三級標準。
● 二級（標準）：多數消費與工業電子採用。
● 三級（高可靠）：車用/航太等級，焊點跟部高度須 ≥ 接腳厚度 50%。
● 檢測方法：JLCPCB 採 AOI 自動光學檢查，偵測接腳偏移與橋錫；帶裸焊墊之 QFP 以 X-Ray 量測空洞率（目標 <25%）。
結論
四方扁平封裝（QFP）至今仍是高接腳數邏輯與控制應用的彈性首選，但其可靠度完全取決於是否符合 DFM 原則：焊盤幾何、鋼板設計與散熱管理。
JLCPCB 的現貨零件庫確保供應鏈可靠，加上 X-Ray、AOI 等先進 SMT 能力，讓工程師安心導入 QFP 設計。不論是 IoT 感測器原型或擴產中的工業控制器，以上指南都能讓 QFP 經得起現場嚴苛考驗。
準備生產？立即上傳 Gerber 與 BOM，取得高精度 PCB 製造與組裝即時報價！
四方扁平封裝（QFP）常見問答
Q1：可在 QFP 下方佈線嗎？
若 QFP 無裸焊墊（ePad），頂層下方可佈線；若有 ePad，則禁止於頂層下方佈線以免短路。務必確認封裝下方導通孔有足夠防焊覆蓋，避免吸錫或短路。
Q2：QFP 零件包裝選捲帶還是托盤？
大尺寸 QFP（≥QFP-100）及細間距版本建議用托盤。捲帶易使脆弱海鷗翼引腳受壓變形，導致共面度不良；托盤可保護引腳，提升貼裝良率。
Q3：0.4mm 間距 QFP 能手焊或重工嗎？
熟練技術員可在顯微鏡下以「拖焊」技巧與足量助焊劑手焊，但易橋錫。為求一致可靠度，強烈建議採用 JLCPCB 等自動化 SMT 組裝。
Q4：為何 JLCPCB 建議 QFP-ePad 採用 VIPPO？
傳統開孔散熱孔會因毛細作用把焊錫吸走，造成空焊與散熱不良。VIPPO（或塞孔）於孔口電鍍平整，使錫膏留在焊墊，確保熱介面可靠。
持續學習
7 種 BGA（球柵陣列）封裝類型詳解
重點摘要：BGA 封裝類型 ● BGA 封裝可在 HDI PCB 上實現高 I/O 密度並提升電氣性能。 ● 不同 BGA 類型分別針對成本、散熱性能、訊號完整性或可靠性進行最佳化。 ● 選錯 BGA 封裝可能導致回流缺陷、熱失效或 SI/PI 問題。 ● 正確的封裝選擇必須與 PCB 疊構、回流曲線及應用環境相符。 球柵陣列（BGA）封裝對 高密度互連（HDI）設計 影響深遠。與傳統引線框架封裝（如 QFP、SOIC）不同，BGA 不受周邊間距與引線共面限制，而是利用整個封裝底部進行 I/O 佈線。BGA 封裝的熱、電、機械特性使其能妥善管理現代 FPGA、處理器與記憶體晶片的高接腳數。 因此，使用 JLCPCB PCB 組裝服務 的設計者必須透徹了解 BGA 封裝的熱機械特性與組裝物理，才能最佳化訊號完整性（SI）與電源完整性（PI）。 安裝於高密度互連 PCB 上的球柵陣列（BGA）封裝巨觀視圖。 認識 BGA 封裝 在深入不同 BGA 封裝類型前，必須先清楚其基本架構。核心 BGA 由五大元件組成：基板（有機或陶瓷）、晶片黏著區、互連結構（打線或覆晶凸塊）、封裝材料與焊球陣列。其中基板同時......
SMD LED 解析：類型、封裝、應用與選購指南
SMD LED 已成為現代電子與照明產品的標準光源。從 LED 燈條、顯示器到汽車儀表板與消費性裝置，SMD LED 無所不在——但許多設計師與採購人員在選型時仍感到困難。 封裝尺寸、亮度、散熱、色彩控制與組裝限制都會影響性能與可靠度。選錯 SMD LED 可能導致過熱、光線不均或製造問題。 本指南將清楚、實用地說明 SMD LED 是什麼、與傳統 LED 的差異，以及如何為您的應用挑選合適封裝——無需冗餘技術術語。 什麼是 SMD LED？ SMD LED（Surface Mount Device LED）是一種直接焊接在印刷電路板（PCB）表面的發光二極體，而非像傳統 LED 那樣插入孔中。「表面貼裝」代表 LED 平貼於 PCB 焊墊，可獲得更好的散熱、更小尺寸與更高亮度。 現代電子產品依賴 SMD LED，因為它們相容自動化 SMT 組裝、節省寶貴的板面空間，並提供更高效且可靠的照明。從 LED 燈條、顯示器到汽車儀表板，SMD LED 已成為大多數 PCB 照明應用的預設選擇。 SMD LED SMD LED vs 傳統 LED（DIP）：關鍵差異 兩種技術都靠相同的半導體物理——在 P......
什麼是 PQFP 封裝？塑膠四方扁平封裝設計、佔位與組裝指南
塑膠四邊扁平封裝（PQFP）是一種廣泛應用於工業、汽車與嵌入式設計的 IC 封裝。 本文提供一份實務、以工程為導向的 PQFP 封裝指南，說明其結構、適用時機、與新封裝的比較，以及設計者在封裝佔位、熱性能、訊號完整性、製造與可靠度方面應考慮的重點。 什麼是 PQFP 封裝（塑膠四邊扁平封裝）？ 塑膠四邊扁平封裝（PQFP）是一種表面黏著 IC 封裝，其特徵為從扁平塑膠本體四邊延伸出鷗翼形引腳。與無引腳或面陣列封裝不同，所有電氣接點在焊接後仍暴露在外，便於檢查、探測與重工。 PQFP 介於低腳數封裝與高密度格式之間，可在無需 BGA 隱藏焊點與嚴格製程控制的前提下，提供遠高於 SOIC 或 TSSOP 的腳數。從製造角度來看，這降低了檢驗風險，並簡化了生產與現場維修時的故障隔離。 為何現代 PCB 設計仍使用 PQFP 封裝？ 塑膠四邊扁平封裝（PQFP）在實際硬體設計中仍被採用，因為在組裝可靠度、檢驗可及性與長期可維護性比節省幾平方毫米板面積更重要的場合，它依然表現出色。 雖然 QFN 與 BGA 在現代消費性產品中很常見，但它們帶來隱藏焊點、更嚴格的製程控制需求與有限的重工選項——這些因素在許多......
小型外觀積體電路（SOIC）：封裝、規格與應用
隨著設計從傳統的穿孔元件過渡到高密度的表面貼裝技術（SMT），小型外觀積體電路（SOIC）仍然是運算放大器、快閃記憶體、感測器和微控制器的產業標準。它證明了平衡工程的價值，在現代消費性電子產品所需的微型化與工業應用所需的堅固性之間提供了完美的妥協。 本文作為SOIC封裝的權威工程資源。我們將拆解圍繞本體寬度變化的困惑，分析驅動焊盤設計的具體機械尺寸。除了幾何形狀之外，我們還將檢視決定功率處理能力的熱特性以及引線框架結構背後的材料科學。 最後，我們將彌合設計與製造之間的差距，詳細說明特定的SMT組裝參數——從鋼網開口設計到回流曲線——以實現高良率的生產，並搭配JLCPCB的先進組裝能力。 什麼是SOIC封裝？ 從技術上定義，SOIC封裝，即小型外觀積體電路，是一種表面貼裝積體電路（IC）封裝，其特徵是兩排平行的鷗翼形引線。它在佔位面積上大幅減少。 與等效的DIP封裝相比，SOIC通常可減少約30%–60%的PCB面積，具體取決於引腳數量和間距。 SOIC代表了組裝的「甜蜜點」。SOIC被廣泛使用，因為它在密度、可製造性和可重工性之間取得了平衡。 SOIC的鷗翼形引線提供了機械順應性和可見的焊點，使其......
PoP 封裝（封裝疊封裝）詳解：架構、組裝與 SMT 挑戰
在微型化的競賽中，將更強大的處理能力塞進更小的空間，是 PCB 設計者終極的挑戰。 層疊封裝（PoP）技術透過垂直整合邏輯與記憶體來回應這項需求，已成為現代行動處理器的標準。然而，這種 3D 架構需要超越標準製程的先進 SMT 組裝能力。JLCPCB 專精於高精度製造，能駕馭這些複雜的堆疊結構。 本指南涵蓋 PoP 封裝的運作原理、關鍵優勢、常見組裝挑戰與重要設計考量——協助您快速判斷何時該為應用選擇 PoP 封裝。 什麼是 PoP 封裝（Package on Package）？ 層疊封裝（PoP）是一種垂直電路整合方法，將兩個或多個已分別測試的封裝上下堆疊。不同於系統級封裝（SiP）常將多顆晶片置於單一外殼內，PoP 通常是將記憶體封裝直接疊在邏輯封裝（CPU 或應用處理器）上方。 為何使用層疊封裝（PoP）？高密度電子的關鍵優勢 為何要費心堆疊 BGA？高速數位設計的優勢不言而喻。 1. PoP 封裝的訊號完整性優勢 在高速 DDR 記憶體介面中，走線長度就是敵人。長走線會引入電感、電容與訊號反射。將記憶體直接疊在 CPU 上方，可把訊號路徑從公分縮短到毫米，創造更乾淨的電氣環境，實現 LPD......
TQFP 與 LQFP：差異、規格、應用及如何選擇
TQFP（薄型四方扁平封裝）與 LQFP（低輪廓四方扁平封裝）是現代電子產品中最常見的兩種表面貼裝 IC 封裝。兩者雖然都採用四邊引腳設計，但在本體高度、引腳長度與腳距上的差異，使它們適用於不同的應用情境。 了解這些差異對於 PCB 設計、焊接與組裝至關重要。本指南將深入比較 TQFP 與 LQFP，從規格、焊接考量、PCB 佈線技巧到實際應用案例，為工程師與設計者提供完整參考。 什麼是 TQFP 封裝？ TQFP，即薄型四方扁平封裝，是一種表面貼裝 IC 封裝，特色在於低輪廓本體與四邊延伸的海鷗翼引腳。專為高密度電路設計，TQFP 在提供緊湊佔位的同時仍能維持可靠焊點，非常適合空間受限的應用，如微控制器、DSP 與通訊 IC。 TQFP 主要特點 薄型輪廓：高度通常僅 1.0–1.2 mm，可實現更薄的 PCB 設計。 引腳數量：常見 32–176 腳，涵蓋多種 IC 複雜度。 海鷗翼引腳：向外向下延伸，便於焊接與檢查。 標準化封裝：相容 JEDEC 與 IPC 規範，製造支援度高。 TQFP 廣泛應用於消費電子、工業控制板與嵌入式系統，在小型化與製程可靠度之間取得平衡。 什麼是 LQFP 封裝......