高速剛性 PCB 設計中的訊號完整性
1 分鐘
- 1. 訊號完整性基礎：
- 2. 何時該擔心訊號完整性？
- 3. 如何測試訊號完整性：
- 4. 眼圖分析：
- 5. 如何解決訊號完整性問題：
- 結論：
我們經常提到「訊號完整性」，它到底是什麼？是與訊號參數有關，還是與系統參數有關？簡單來說，當訊號經過一段導線或傳輸線時，從發送端到接收端，某些參數會發生變化。對於高速訊號而言，這種損失會更嚴重，導致資料遺失和訊號損壞。那麼，是哪一類訊號受到干擾？又是如何被改變的？我們已經討論了訊號在傳輸過程中改變特性的四個主要現象。
接著回答第二個問題：是哪一類訊號？基本上，如果是高頻訊號，就會是以更高速度切換的 0 與 1。一旦 0 變成 1 或 1 變成 0，就會發生資料遺失。沒錯，確實存在一些編碼修正技術，但那是另一個主題。為了解決這個問題，我們必須把疊構設計與阻抗控制等因素納入考量。設計團隊可透過追求更小的外型尺寸來提升完整性，這也能降低訊號中的寄生效應。本文將介紹訊號完整性的基礎、佈線策略，以及徹底解決或消除問題的方法。
1. 訊號完整性基礎：
在低頻時，走線只是單純的連線；然而在高頻時，同樣的走線會變成傳輸線，導致振鈴、反射、串音等不良效應。要在高速 IC 之間實現可靠通訊，就必須維持良好的訊號完整性。
電路板上的訊號品質可能因多種因素而劣化，這些因素可歸納為幾大類。上述所有因素在其他文章中亦有詳述，您應特別留意以下四個主要的不良訊號完整性領域：
1) 電磁干擾（EMI）：
根據 PCB 設計基礎，EMI 是由不想要的電氣脈衝引起的干擾。若高速傳輸未受妥善控制，就會產生電磁干擾與訊號損失。本質上這是一種天線效應，一顆晶片的電磁干擾會影響另一顆晶片，並在所有設計中持續發生。此類問題通常源自缺失的回返路徑。詳見我們的 EMI 專文。
2) 非預期電磁耦合（串音）：
在緊密佈線的導線之間，訊號可能發生非預期交互作用而產生串音，導致某一訊號干擾另一訊號。想像兩場並排的對話，如果距離太近，說話者可能因聽到對方而分心；同樣地，當電路板上的走線過於靠近，某一訊號可能「聽到」另一訊號，造成干擾。
3) 同時切換雜訊（接地彈跳）：
當電路板上有大量元件在高、低狀態之間切換時，電壓位準在變低時可能無法如預期回到接地電位。若低狀態的電壓彈跳過高，可能會被誤判為高狀態。當多個這種情況同時發生，電路可能出現錯誤或重複切換而失效。
4) 阻抗不匹配：
根據訊號完整性基礎，當走線上的電氣阻抗（阻抗）出現變化時，就會發生阻抗不匹配，這對進出積體電路的高速訊號尤其重要。此差異會造成訊號反射，導致訊號失真。詳見我們的阻抗不匹配專文。
2. 何時該擔心訊號完整性？
技術上，任何設計都會有某種程度的訊號完整性問題，但若非高速數位訊號，這些問題通常不會影響產品運作或產生過多雜訊。並非每塊 PCB 都需要採用高速設計方法。可依下列步驟判斷您的設計是否屬於此類：
⦁ 最高頻率內容（Fm）超過 50 MHz
⦁ 最快上升/下降時間（Tr）小於 10 ns
⦁ 資料傳輸速率大於 20 Mbps
⦁ 使用近似公式：Fm ≈ 0.5/Tr
3. 如何測試訊號完整性：
使用向量網路分析儀（VNA）進行 S 參數量測，以及使用標準測試位元流進行眼圖測試，是數位系統中最關鍵的兩項測試；當然還有其他可評估訊號完整性的測試。示波器通常用於位元錯誤率計算與眼圖，某些 VNA 也能產生眼圖。
評估數位通道時，眼圖量測與萃取出的位元錯誤率至關重要。它們提供總體評估，可量化損耗、由訊號反射引起的 ISI、抖動，以及等化調整的需求。
4. 眼圖分析：
沒錯，這是在實際系統中檢視訊號完整性的方法。它以發送端訊號為參考，與接收到的訊號進行比對，將兩者匹配後用「眼睛」繪製輸出。這是什麼樣的「眼睛」？如何從中量測並計算訊號完整性？這些問題在我們近期的眼圖部落格中都有說明。
在此只能簡單說明：若訊號失真越嚴重，眼形就越閉合；若訊號與輸入完全相同，則會得到完全張開的眼。參考上方圖片，您可看到兩種現象。
5. 如何解決訊號完整性問題：
維持訊號完整性的關鍵，在於明確定義接地，並在走線時讓接地盡量靠近關鍵線路。大多數 EMI 與訊號完整性問題，都可透過良好的疊構設計、電源與接地平面選擇，以及訊號層識別來解決。妥善設計的疊構對電源完整性也有顯著助益。
常見的疊構包含接地、電源與交替訊號層。低阻抗回返路徑搭配明確的走線阻抗，以及訊號鄰近接地，不僅可防止反射，還能降低 EMI 的發射與接收，並為不同層的訊號提供遮罩。以下是簡要指引與快速建議：
⦁ 高速訊號使用短而直接的走線。
⦁ 走線避免銳角，以減少阻抗變化。
⦁ 在訊號層下方使用實心接地平面，提供穩定回返路徑。
⦁ 差動對進行長度匹配，以最小化偏移。
⦁ 減少層切換，盡量使用微導孔。
結論：
總之，隨著電子系統演進，訊號完整性仍是硬質 PCB 性能的關鍵要素，尤其對高速設計而言。工程師只要仔細控制阻抗、降低反射、限制串音並選用適當材料，就能在設計中確保可靠的高速連線。在 PCB 設計初期即納入 SI 分析，可讓現代電子設備性能更佳、更可靠，並更快上市。資料損壞、位元錯誤率（BER）升高，或不符合電磁相容（EMC）規範，都是 SI 不佳的徵兆。
持續學習
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor（去耦電容），但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference（EMI）等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置，以及 Layout 時需要避免哪些常見錯誤，協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor（MLCC）是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply／Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南：Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題：訊號透過 Via 在 PCB 層之間轉換時，常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub：對約 5–10 Gbps 以上的高速訊號，Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path：可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor，為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance：Via 不只是孔，而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change：高速訊號應盡可能降低換層次數，並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線，結果訊號一透過 Via 轉到 Inner Layer，原......
PCB 電源平面設計指南：Power Plane、分割平面與電源完整性
重點摘要 電源平面可在現代 PCB 中提供低阻抗 DC 電源分配，以及訊號回流路徑。 分割電源平面設計需要謹慎管理邊界，避免產生 EMI 與訊號失真。 去耦電容的配置位置與縮小迴路面積，是維持電源完整性的關鍵。 正確選擇銅厚並做好熱管理，可確保高電流傳輸的可靠性。 JLCPCB 提供適用於複雜電源平面設計的進階 PCB 製造能力。 設計良好的電源平面（Power Plane）可以作為印刷電路板中的低阻抗骨幹，將穩定的直流（DC）電壓分配到各個主動元件，同時為高速數位訊號提供低電感回流路徑。當 PCB 設計人員正確規劃 Copper Pour、Stackup 層間電容、分割電源平面以及 Via 配置時，即使負載電流快速瞬態變化，電源分配網路（Power Distribution Network，PDN）仍能維持穩定的供電電壓。 電源平面在現代 PCB Layout 中的重要作用 主要功能：DC 電源分配與訊號回流路徑 專用電源平面使用連續的大面積銅層取代狹窄的銅走線，可以更加有效地分配 DC 電源，同時也能作為相鄰訊號走線的高頻參考平面。將完整的 Ground Plane 直接配置在 Power P......
PCB 散熱設計完整指南：導熱過孔、厚銅、MCPCB 與接面溫度
重點摘要 銅箔擴散熱量：銅的導熱能力比標準 FR-4 材料高出 1,000 倍以上。 導熱過孔陣列：將 16 至 25 個導熱過孔並聯配置，可以大幅降低熱阻。 高熱負載使用 MCPCB：金屬基板相較於 FR-4 能提供更低的熱阻。 智慧元件配置：將高熱元件遠離 PCB 邊角，並把溫度敏感元件配置在氣流上游。 計算接面溫度：在設計初期估算完整熱阻，可以降低元件因過熱而失效的風險。 PCB 散熱設計可能就是一片電源板能穩定運作十年，還是八個月後就從客戶現場退回來的差別。穩壓器、LED 或馬達驅動器所消耗的每一瓦功率，最終都必須透過銅箔、PCB 基材與空氣真正排出系統。 如果熱傳導路徑設計錯誤，一開始往往不會立即出現明顯問題。電解電容會逐漸乾涸、焊點產生裂紋，最後 PCB 可能以間歇性故障的形式退回，而且在工作台上很難重現。本指南將介紹導熱過孔尺寸與數量、銅箔與基材選擇、完整的接面溫度計算範例、散熱器整合，以及導熱介面材料的選擇方式。 了解熱應力：為什麼高溫會破壞現代 PCB 的可靠度？ 把一個熱鍋放在木製砧板上，整片砧板並不會很快變熱；但如果放在鋼製工作檯上，只需要幾秒鐘，熱量就會快速擴散到整片金屬。......
實現穩定供電：掌握高效能 PCB 中的 PDN 阻抗
重點摘要 PDN 阻抗會直接決定負載下的電壓穩定性。應保持低且平坦。 計算你的目標值：Z_target = (V_dd × Ripple%) / I_transient——通常是個位數毫歐等級。 優先考量緊密相鄰的電源／接地平面、短 via 連接，以及策略性的去耦電容擺放。 避免反諧振峰值；平滑曲線比單純堆高電容值更重要。 精密製造，例如銅厚與介電層控制，對於讓實際結果符合模擬非常重要。 如果無法用 GHz 等級的電源穩定供電，那使用 GHz 等級處理器也沒有意義。你可以把高速訊號走得完美無缺，將差分對匹配到皮秒等級，卻仍然看到電路板在負載下出現異常。在多數情況下，問題出在 PDN，更精確地說，是你的 IC 在供電不足時實際看到的 PDN 阻抗。我曾在一個專案中吃過苦頭：FPGA 在密集運算突發期間開始掉位元。原理圖沒問題，訊號完整性也沒問題。但當元件突然吸收大量電流時，核心電源軌下陷了。 那個電壓下陷，其實只是瞬態電流流經某個頻率下過高的阻抗所造成。在本指南中，我想用當初希望有人能教我的方式，帶你理解 PDN 阻抗。我們會討論它是什麼、如何設定合理的目標阻抗、哪些設計與製造因素會影響它，以及如何......
高速 PCB 設計中的相位匹配：透過精密製造實現訊號完整性
重點摘要 相位匹配會控制高速 PCB 中走線的電氣長度，以維持精確的訊號時序與相位關係。 在 10 Gbps 下，即使只有 10–15 ps 的偏斜，約等於 1–2 mm 的長度差，也可能使眼圖閉合、提高位元錯誤率，並造成系統失效。 動態相位匹配會在整個訊號路徑中維持對齊，並將彎折、導孔與換層納入考量。 USB 3.x SuperSpeed 介面通常會將差動對內偏斜目標控制在 5 mil（0.13 mm）以下，以維持可靠連線。 材料選擇、阻抗控制與製造精度必須相互配合，才能獲得一致的相位性能。 JLCPCB 透過公開材料特性、免費阻抗計算器、DFM 審查與 TDR 驗證，支援相位匹配設計。 相位匹配是今日高速 PCB 設計中的核心要求之一。隨著資料速率提升至多 Gb 與毫米波範圍，即使是很小的傳播延遲差異，也就是常說的偏斜，都可能導致眼圖閉合、位元錯誤率上升，甚至觸發完整系統失效。 相位匹配可確保訊號，特別是差動對訊號，能以預期的時序與相位關係抵達目的端。要達成這點，需要在電氣設計、模擬、材料選擇與製造精度之間密切協調。JLCPCB 這類製造商可透過公開材料特性、進階壓合製程、嚴格製程控制，以及 ......