高速剛性 PCB 設計中的訊號完整性
1 分鐘
- 1. 訊號完整性基礎：
- 2. 何時該擔心訊號完整性？
- 3. 如何測試訊號完整性：
- 4. 眼圖分析：
- 5. 如何解決訊號完整性問題：
- 結論：
我們經常提到「訊號完整性」，它到底是什麼？是與訊號參數有關，還是與系統參數有關？簡單來說，當訊號經過一段導線或傳輸線時，從發送端到接收端，某些參數會發生變化。對於高速訊號而言，這種損失會更嚴重，導致資料遺失和訊號損壞。那麼，是哪一類訊號受到干擾？又是如何被改變的？我們已經討論了訊號在傳輸過程中改變特性的四個主要現象。
接著回答第二個問題：是哪一類訊號？基本上，如果是高頻訊號，就會是以更高速度切換的 0 與 1。一旦 0 變成 1 或 1 變成 0，就會發生資料遺失。沒錯，確實存在一些編碼修正技術，但那是另一個主題。為了解決這個問題，我們必須把疊構設計與阻抗控制等因素納入考量。設計團隊可透過追求更小的外型尺寸來提升完整性，這也能降低訊號中的寄生效應。本文將介紹訊號完整性的基礎、佈線策略，以及徹底解決或消除問題的方法。
1. 訊號完整性基礎：
在低頻時，走線只是單純的連線；然而在高頻時，同樣的走線會變成傳輸線，導致振鈴、反射、串音等不良效應。要在高速 IC 之間實現可靠通訊，就必須維持良好的訊號完整性。
電路板上的訊號品質可能因多種因素而劣化，這些因素可歸納為幾大類。上述所有因素在其他文章中亦有詳述，您應特別留意以下四個主要的不良訊號完整性領域：
1) 電磁干擾（EMI）：
根據 PCB 設計基礎，EMI 是由不想要的電氣脈衝引起的干擾。若高速傳輸未受妥善控制，就會產生電磁干擾與訊號損失。本質上這是一種天線效應，一顆晶片的電磁干擾會影響另一顆晶片，並在所有設計中持續發生。此類問題通常源自缺失的回返路徑。詳見我們的 EMI 專文。
2) 非預期電磁耦合（串音）：
在緊密佈線的導線之間，訊號可能發生非預期交互作用而產生串音，導致某一訊號干擾另一訊號。想像兩場並排的對話，如果距離太近，說話者可能因聽到對方而分心；同樣地，當電路板上的走線過於靠近，某一訊號可能「聽到」另一訊號，造成干擾。
3) 同時切換雜訊（接地彈跳）：
當電路板上有大量元件在高、低狀態之間切換時，電壓位準在變低時可能無法如預期回到接地電位。若低狀態的電壓彈跳過高，可能會被誤判為高狀態。當多個這種情況同時發生，電路可能出現錯誤或重複切換而失效。
4) 阻抗不匹配：
根據訊號完整性基礎，當走線上的電氣阻抗（阻抗）出現變化時，就會發生阻抗不匹配，這對進出積體電路的高速訊號尤其重要。此差異會造成訊號反射，導致訊號失真。詳見我們的阻抗不匹配專文。
2. 何時該擔心訊號完整性？
技術上，任何設計都會有某種程度的訊號完整性問題，但若非高速數位訊號，這些問題通常不會影響產品運作或產生過多雜訊。並非每塊 PCB 都需要採用高速設計方法。可依下列步驟判斷您的設計是否屬於此類：
⦁ 最高頻率內容（Fm）超過 50 MHz
⦁ 最快上升/下降時間（Tr）小於 10 ns
⦁ 資料傳輸速率大於 20 Mbps
⦁ 使用近似公式：Fm ≈ 0.5/Tr
3. 如何測試訊號完整性：
使用向量網路分析儀（VNA）進行 S 參數量測，以及使用標準測試位元流進行眼圖測試，是數位系統中最關鍵的兩項測試；當然還有其他可評估訊號完整性的測試。示波器通常用於位元錯誤率計算與眼圖，某些 VNA 也能產生眼圖。
評估數位通道時，眼圖量測與萃取出的位元錯誤率至關重要。它們提供總體評估，可量化損耗、由訊號反射引起的 ISI、抖動，以及等化調整的需求。
4. 眼圖分析：
沒錯，這是在實際系統中檢視訊號完整性的方法。它以發送端訊號為參考，與接收到的訊號進行比對，將兩者匹配後用「眼睛」繪製輸出。這是什麼樣的「眼睛」？如何從中量測並計算訊號完整性？這些問題在我們近期的眼圖部落格中都有說明。
在此只能簡單說明：若訊號失真越嚴重，眼形就越閉合；若訊號與輸入完全相同，則會得到完全張開的眼。參考上方圖片，您可看到兩種現象。
5. 如何解決訊號完整性問題：
維持訊號完整性的關鍵，在於明確定義接地，並在走線時讓接地盡量靠近關鍵線路。大多數 EMI 與訊號完整性問題，都可透過良好的疊構設計、電源與接地平面選擇，以及訊號層識別來解決。妥善設計的疊構對電源完整性也有顯著助益。
常見的疊構包含接地、電源與交替訊號層。低阻抗回返路徑搭配明確的走線阻抗，以及訊號鄰近接地，不僅可防止反射，還能降低 EMI 的發射與接收，並為不同層的訊號提供遮罩。以下是簡要指引與快速建議：
⦁ 高速訊號使用短而直接的走線。
⦁ 走線避免銳角，以減少阻抗變化。
⦁ 在訊號層下方使用實心接地平面，提供穩定回返路徑。
⦁ 差動對進行長度匹配，以最小化偏移。
⦁ 減少層切換，盡量使用微導孔。
結論：
總之，隨著電子系統演進，訊號完整性仍是硬質 PCB 性能的關鍵要素，尤其對高速設計而言。工程師只要仔細控制阻抗、降低反射、限制串音並選用適當材料，就能在設計中確保可靠的高速連線。在 PCB 設計初期即納入 SI 分析，可讓現代電子設備性能更佳、更可靠，並更快上市。資料損壞、位元錯誤率（BER）升高，或不符合電磁相容（EMC）規範，都是 SI 不佳的徵兆。
持續學習
駕馭阻抗版圖：為 USB、乙太網路、HDMI 與 SD 卡介面選擇合適阻抗
1- 簡介： 在高速數位通訊領域，選擇正確的阻抗是 PCB 設計成功的關鍵。阻抗匹配可確保訊號完整性、將反射降至最低，並提升 USB、乙太網路、HDMI 與 SD 卡等介面的整體效能。本文將探討阻抗的重要性、影響阻抗選擇的因素，以及確保這些常用介面可靠資料傳輸的最佳實務。 2- 認識數位介面中的阻抗： 阻抗以歐姆為單位，是衡量電路對交流電（AC）阻礙程度的關鍵參數。在高速數位介面中，維持正確的阻抗對於防止訊號反射、降低串擾並確保傳輸資料的完整性至關重要。 3- USB（通用序列匯流排）： A- USB 2.0： 標準阻抗： 90 歐姆 最佳實務： 為 USB 2.0 資料線使用受控阻抗走線，以防止訊號失真並確保可靠通訊。 B- USB 3.x： 差動阻抗： 90 歐姆 單端阻抗： 45 歐姆 最佳實務： 在整個 USB 3.x 訊號路徑（包括連接器與纜線）上維持一致的阻抗特性，以支援高速資料傳輸。 4- 乙太網路： 10/100/1000BASE-T（乙太網路）： 差動阻抗： 100 歐姆 最佳實務： 確保整條傳輸線的阻抗一致，避免訊號劣化並維持訊號完整性。 5- HDMI（高畫質多媒體介面）： ......
理解 PCB 設計中的類比接地與數位接地
在進行印刷電路板（PCB）設計時，良好的接地對於確保訊號完整性、降低雜訊並維持可靠效能至關重要。PCB 佈局中常用的兩種接地平面為類比地與數位地。本文將探討類比地與數位地的差異、其在 PCB 設計中的重要性，以及實作時的最佳做法。 1. 類比地與數位地 類比地與數位地在 PCB 設計中各自扮演不同角色，通常會予以隔離，以避免類比與數位訊號互相干擾。 類比地：類比地專供處理連續、變化且低速訊號的類比元件與電路使用。類比地對於維持訊號忠實度、降低雜訊並保持類比量測的準確性不可或缺。通常會將類比地與數位地隔離，防止數位（高速）雜訊污染並影響類比訊號。 數位地：數位地專供處理二進位開關訊號的數位元件與電路使用。數位地對於提供數位訊號的參考點、管理切換雜訊並防止數位電路中的接地迴路至關重要。與類比地類似，數位地通常也會與類比地隔離，以最小化兩者間的干擾。 2. 接地平面佈局 在 PCB 設計中，類比與數位接地平面通常以 PCB 基板上的銅平面實作。 這些接地平面為回流電流提供低阻抗路徑，並作為訊號傳播的參考平面。 ● 隔離：類比與數位接地平面應在 PCB 佈局中物理分隔，以最小化類比與數位訊號間的耦合。可透......
在混合訊號 PCB 設計中實現和諧
在電子世界中，由於技術演進，現今已普遍在同一塊電路板上混合類比與數位元件。混合訊號 PCB 設計象徵類比與數位領域的和諧結合，為精密電子裝置開啟無限可能。本文將探討混合訊號 PCB 設計，涵蓋其挑戰、最佳實踐，以及達成最佳效能的重要考量。 混合訊號設計的本質 混合訊號設計指的是在同一塊印刷電路板（PCB）上同時整合類比與數位電路。類比元件處理連續訊號，例如音訊或感測器輸入。數位元件則處理離散訊號，常見於微控制器或數位訊號處理器。這些不同元素的融合創造出混合訊號環境，使複雜且多功能的電子系統得以實現。 混合訊號 PCB 設計的挑戰： A- 訊號完整性： 平衡類比與數位訊號的需求是一項精細的任務。高速數位訊號可能引入雜訊與干擾，影響類比元件的準確度。謹慎的走線、接地平面設計與訊號隔離對維持訊號完整性至關重要。 B- 串擾： 當類比與數位訊號過於接近時，可能產生串擾，進而干擾不同區域的訊號。適當的佈局與遮罩技術對於降低串擾並防止不必要的交互作用不可或缺。 C- 電源分配： 混合訊號設計通常需特別關注電源分配。數位元件可能產生快速的電源瞬變，進而影響類比元件。劃分電源域、使用專用電源平面，並採用適當的去耦......
現代電子設計的動力心臟：2026 電源模組選型與高效 PCB 電源佈局實務
硬體開發目前面臨著前所未有的挑戰：在不斷縮小的PCB板空間內，必須確保可滿足運算效能激增帶來的巨大電流需求。穩定且高效的電源管理方案，已成為目前工業級設備製造的關鍵。對於工程師而言，電源模組的應用不只是為了節省空間，更是在複雜的電磁環境中，確保電子板具備極致的供電品質。 在實現高密度功率設計的過程中，精密的製造工藝是成功的前提。作為全球領先的電子製造商，JLCPCB 擁有先進的PCB製造設備與技術支持。無論您是採購高品質的電子元件，還是尋求一站式的SMT組裝，JLCPCB都能全力提供最具競爭力的PCB報價，協助您的設計在穩定性與成本效益間達成完美平衡。 電源模組在高密度設計中的戰略地位 與傳統由分立電子零件搭建的直流轉換電路（如 Buck/Boost Converter）相比，現代集成式電源模組展現了顯著的工業優勢。 1. 瞬態響應與控制迴路優化 集成模組將控制器、驅動迴路和功率MOSFET共封裝在一起，極大地縮短了內部反饋路徑的物理距離。物理距離的縮短能增大整個系統瞬間負載變化的響應速度，對現今高工作頻率的處理器意義重大。 2. 熱設計功耗 (TDP) 的優化分配 高品質的電源塊一般都是選高導熱......
什麼是衰減：訊號如何隨距離減弱
當訊號從源頭經由 PCB 導體傳送到負載時，會因走線電阻與介電損耗而衰減，導致能量損失。訊號衰減是高速訊號在電路板上傳輸時最常見的術語。 它是造成訊號劣化的主要原因之一，進而引發訊號完整性問題。通常頻率越高衰減越明顯，這與集膚效應等現象有關。 衰減係數決定了訊號在仍能提供足夠資料位元或資訊的前提下可傳輸多遠。它量化了不同傳輸介質如何隨頻率降低傳輸訊號的振幅，公式如下： AF = P 輸出 / P 輸入 訊號衰減係數取決於： 傳輸介質長度 傳輸介質材料 物理條件 什麼是衰減？意義與定義 衰減是訊號在介質中傳播時振幅減小的現象，可能由傳輸損耗、反射或吸收造成。在電氣系統中，衰減指的是電壓沿導線或其他傳輸線流動時的下降。衰減的系統也可稱為劣化系統。 衰減以分貝（dB）表示，代表輸出與輸入功率或強度的比值。衰減值可從無阻礙或完美傳輸的 0 dB，到極大的負數。一個完美的衰減器若為 0 dB，表示在傳輸線上有無限多個抽頭。 不同類型的可變衰減器： 訊號或纜線衰減的原因 談到訊號或纜線衰減，我們指的是發射端與接收端之間的訊號劣化。訊號損失可能由影響纜線品質的多種變數引起，例如： 光纖製造不良（連接器不良與熔接......
阻抗方程式在高速設計中的角色
阻抗是控制訊號在系統中行為最重要的概念之一。訊號完整性 問題源於阻抗不匹配所造成的訊號反射。為了確保沒有訊號損失、反射或失真，工程師必須仔細控制阻抗。電路對交流電流施加的阻力稱為阻抗。它是電路中高頻電感與電容共同作用的結果。與電阻一樣，阻抗的單位也是歐姆。不同的阻抗會導致衰減與反射，進而削弱訊號。本文將介紹阻抗的定義、與電阻、電感及電容等其他電路參數的差異，以及其方程式在高速 PCB 設計中的重要性。 阻抗 vs 電阻、電感與電容 阻抗是包含電阻、電感與電容的電路中，阻止電流流動的總等效電阻。它由電阻性與電抗性兩部分組成。電阻會將電路中的能量以熱的形式釋放；而電感與電容則將能量儲存在環繞並穿透導體的電磁場中，這些能量可被回收。 根據電路結構與頻率，阻抗整合了上述所有特性。電感與電容只在交流電路中發揮作用，而電阻則同時影響直流與交流電路。以下章節提供方程式與圖示說明。 什麼是阻抗？ 符號 Z 代表阻抗，它是交流電路對電流流動所呈現的總阻力，包含電阻性（實部）與電抗性（虛部）兩部分。由於電感與電容的關係，阻抗會隨頻率變化；而電阻則穩定地抵抗電流。與電阻相同，阻抗的單位也是歐姆（Ω），但還包含相位偏移與......