高速剛性 PCB 設計中的訊號完整性
1 分鐘
- 1. 訊號完整性基礎：
- 2. 何時該擔心訊號完整性？
- 3. 如何測試訊號完整性：
- 4. 眼圖分析：
- 5. 如何解決訊號完整性問題：
- 結論：
我們經常提到「訊號完整性」，它到底是什麼？是與訊號參數有關，還是與系統參數有關？簡單來說，當訊號經過一段導線或傳輸線時，從發送端到接收端，某些參數會發生變化。對於高速訊號而言，這種損失會更嚴重，導致資料遺失和訊號損壞。那麼，是哪一類訊號受到干擾？又是如何被改變的？我們已經討論了訊號在傳輸過程中改變特性的四個主要現象。
接著回答第二個問題：是哪一類訊號？基本上，如果是高頻訊號，就會是以更高速度切換的 0 與 1。一旦 0 變成 1 或 1 變成 0，就會發生資料遺失。沒錯，確實存在一些編碼修正技術，但那是另一個主題。為了解決這個問題，我們必須把疊構設計與阻抗控制等因素納入考量。設計團隊可透過追求更小的外型尺寸來提升完整性，這也能降低訊號中的寄生效應。本文將介紹訊號完整性的基礎、佈線策略，以及徹底解決或消除問題的方法。
1. 訊號完整性基礎：
在低頻時，走線只是單純的連線；然而在高頻時，同樣的走線會變成傳輸線，導致振鈴、反射、串音等不良效應。要在高速 IC 之間實現可靠通訊，就必須維持良好的訊號完整性。
電路板上的訊號品質可能因多種因素而劣化，這些因素可歸納為幾大類。上述所有因素在其他文章中亦有詳述，您應特別留意以下四個主要的不良訊號完整性領域：
1) 電磁干擾（EMI）：
根據 PCB 設計基礎，EMI 是由不想要的電氣脈衝引起的干擾。若高速傳輸未受妥善控制，就會產生電磁干擾與訊號損失。本質上這是一種天線效應，一顆晶片的電磁干擾會影響另一顆晶片，並在所有設計中持續發生。此類問題通常源自缺失的回返路徑。詳見我們的 EMI 專文。
2) 非預期電磁耦合（串音）：
在緊密佈線的導線之間，訊號可能發生非預期交互作用而產生串音，導致某一訊號干擾另一訊號。想像兩場並排的對話，如果距離太近，說話者可能因聽到對方而分心；同樣地，當電路板上的走線過於靠近，某一訊號可能「聽到」另一訊號，造成干擾。
3) 同時切換雜訊（接地彈跳）：
當電路板上有大量元件在高、低狀態之間切換時，電壓位準在變低時可能無法如預期回到接地電位。若低狀態的電壓彈跳過高，可能會被誤判為高狀態。當多個這種情況同時發生，電路可能出現錯誤或重複切換而失效。
4) 阻抗不匹配：
根據訊號完整性基礎，當走線上的電氣阻抗（阻抗）出現變化時，就會發生阻抗不匹配，這對進出積體電路的高速訊號尤其重要。此差異會造成訊號反射，導致訊號失真。詳見我們的阻抗不匹配專文。
2. 何時該擔心訊號完整性？
技術上，任何設計都會有某種程度的訊號完整性問題，但若非高速數位訊號，這些問題通常不會影響產品運作或產生過多雜訊。並非每塊 PCB 都需要採用高速設計方法。可依下列步驟判斷您的設計是否屬於此類：
⦁ 最高頻率內容（Fm）超過 50 MHz
⦁ 最快上升/下降時間（Tr）小於 10 ns
⦁ 資料傳輸速率大於 20 Mbps
⦁ 使用近似公式：Fm ≈ 0.5/Tr
3. 如何測試訊號完整性：
使用向量網路分析儀（VNA）進行 S 參數量測，以及使用標準測試位元流進行眼圖測試，是數位系統中最關鍵的兩項測試；當然還有其他可評估訊號完整性的測試。示波器通常用於位元錯誤率計算與眼圖，某些 VNA 也能產生眼圖。
評估數位通道時，眼圖量測與萃取出的位元錯誤率至關重要。它們提供總體評估，可量化損耗、由訊號反射引起的 ISI、抖動，以及等化調整的需求。
4. 眼圖分析：
沒錯，這是在實際系統中檢視訊號完整性的方法。它以發送端訊號為參考，與接收到的訊號進行比對，將兩者匹配後用「眼睛」繪製輸出。這是什麼樣的「眼睛」？如何從中量測並計算訊號完整性？這些問題在我們近期的眼圖部落格中都有說明。
在此只能簡單說明：若訊號失真越嚴重，眼形就越閉合；若訊號與輸入完全相同，則會得到完全張開的眼。參考上方圖片，您可看到兩種現象。
5. 如何解決訊號完整性問題：
維持訊號完整性的關鍵，在於明確定義接地，並在走線時讓接地盡量靠近關鍵線路。大多數 EMI 與訊號完整性問題，都可透過良好的疊構設計、電源與接地平面選擇，以及訊號層識別來解決。妥善設計的疊構對電源完整性也有顯著助益。
常見的疊構包含接地、電源與交替訊號層。低阻抗回返路徑搭配明確的走線阻抗，以及訊號鄰近接地，不僅可防止反射，還能降低 EMI 的發射與接收，並為不同層的訊號提供遮罩。以下是簡要指引與快速建議：
⦁ 高速訊號使用短而直接的走線。
⦁ 走線避免銳角，以減少阻抗變化。
⦁ 在訊號層下方使用實心接地平面，提供穩定回返路徑。
⦁ 差動對進行長度匹配，以最小化偏移。
⦁ 減少層切換，盡量使用微導孔。
結論：
總之，隨著電子系統演進，訊號完整性仍是硬質 PCB 性能的關鍵要素，尤其對高速設計而言。工程師只要仔細控制阻抗、降低反射、限制串音並選用適當材料，就能在設計中確保可靠的高速連線。在 PCB 設計初期即納入 SI 分析，可讓現代電子設備性能更佳、更可靠，並更快上市。資料損壞、位元錯誤率（BER）升高，或不符合電磁相容（EMC）規範，都是 SI 不佳的徵兆。
持續學習
六層板疊層設計：多層 PCB 疊層與受控阻抗實施要點
四層板升級六層板，是多數產品訊號完整性的重要分水嶺。疊層規劃欠妥的設計，訊號回流沿地平面開槽迂迴，電磁干擾（EMI）整改週期往往以季度計；與此同時，層數每增加兩層，製造成本相應上台階，PCB 層數（pcb layer count）的增減需要經過量化論證。PCB 疊層設計（layer stackup design）是電氣性能、佈線密度與製造成本之間的三角權衡，受控阻抗疊層（controlled impedance stackup）則是高速設計的基礎性決策。 多層 PCB 疊層（multilayer pcb stackup）的核心原則僅有一條：每個訊號層均應配置相鄰的完整參考平面。疊層並非線路圖的容器，其結構決定回流路徑長度、阻抗可控性與板級翹曲量。六層板在成本與性能之間達成較優平衡，構成高速 PCB 疊層（high speed pcb stackup）設計的入場配置。 疊層設計提醒 先向板廠確認標準疊構、板材 Dk／Df、介質厚度公差與銅厚，再開始阻抗計算與佈線；不要以軟體預設值代替實際製程參數。 一、兩種經典疊構 六層板的成熟方案基本收斂於以下兩種，應按訊號質量要求與電源軌數量擇一採用： 方案 典......
過孔選型與鑽孔工藝：PCB 過孔（PCB Via）設計
過孔選型與鑽孔工藝：PCB 過孔（PCB Via）設計 高密度互連（HDI）製程普及之後，過孔不再僅承擔換層連接職能，其本身已成為訊號路徑的組成部分。盲孔、埋孔與激光微孔的成本隨結構階數遞增，焊盤內過孔／盤中孔（via in pad）是否採用填孔電鍍直接關係球柵陣列封裝（BGA）焊接良率。在高速高密設計語境下重新審視什麼是 PCB 過孔（what is a pcb via）這一基礎問題，具有明確的工程現實意義——PCB 過孔類型（PCB via types）的選型差異，將在製造成本與訊號品質兩個維度同時體現。 過孔是貫穿基板的金屬化孔，用於實現不同導電層之間的電氣連接。它同時也是寄生元件：寄生電感阻礙電流突變，寄生電容擾動高速波形，未使用的殘樁在一定頻率下產生諧振。PCB 過孔設計（PCB via design）的本質，是在連接需求、訊號完整性與製造成本三者之間確定最優平衡點。 過孔選型提醒 先確認訊號速率、板厚、層數與板廠鑽孔及電鍍能力，再決定通孔、盲埋孔、微孔或盤中孔結構，避免為了追求高密度而產生不必要的製程成本。 一、四種過孔的結構與製程 鍍通孔（PTH）採用機械鑽孔，貫穿整個板厚，為成本基......
正確掌握 PCB 特性阻抗，確保訊號可靠傳輸
重點摘要 阻抗定義：特性阻抗由走線幾何形狀和參考平面決定，而不是由銅的直流電阻決定。 核心因素：走線寬度、銅厚度、介質高度和介電常數共同決定阻抗值。 參考平面：高速走線需要連續的參考平面，以防止訊號反射。 工廠驗證：製造商會調整走線寬度，並使用測試條上的時域反射儀檢查阻抗。 設計方法：儘早選擇工廠標準疊層，在佈線前確定正確的走線寬度。 特性阻抗決定快速邊沿能否乾淨地到達接收端，但萬用表無法測量它。一條 50 Ω 走線從一端到另一端測得的電阻只有幾分之一歐姆。萬用表看到的是銅電阻，而訊號看到的是完全不同的東西。上升邊沿不會一次看到整條走線，它只會看到當前已經傳播到的那一小段銅。為了繼續向前傳播，它必須給下方的平面充電，並在走線周圍建立磁場。 圖 1：多層 PCB 上的受控阻抗走線及其參考平面 兩組量之間的比值決定了邊沿每伏電壓所吸收的電流。本指南討論 PCB 特性阻抗的本質以及決定它的各項參數，然後介紹製造商如何獲得並驗證這一數值，以及哪些介面真正具有相關價值。最終目標是通過一次設計就獲得所需的疊層，而無需反覆修改。 PCB 中的特性阻抗是什麼？ 特性阻抗不是銅本身的阻抗，而是走線及其參考平面的阻抗......
高頻 PCB 設計中的集膚效應損耗管理
重點摘要 集膚深度會縮小：高頻會迫使電流集中在走線表面，10 GHz 時集膚深度可縮小至 0.66 µm。 粗糙度會增加損耗：銅箔粗糙度會令電流路徑變長，並大幅提高高速訊號的電阻。 電鍍會影響訊號：ENIG 等低導電率表面處理中的鎳，會增加外露走線的衰減。 較寬走線有助於降低損耗：更寬的走線和更厚的介電層可以擴大電流流動表面，降低導體損耗。 使用平滑銅箔：VLP／HVLP 低輪廓銅箔配合先進層壓材料，是 10 GHz 以上設計的必要條件。 集膚效應會將高頻電流推向銅走線表面的薄層。此時，走線的表現就像大部分銅箔消失了一樣。在 1 GHz 下，這個導電層深度只有約 2 µm，而標準 1 oz 走線厚度為 35 µm。變化中的電流會在導體內部建立變化中的磁場，而該磁場會在銅芯內感應出微小的反向電流，使中心區域的電流互相抵消，並在表面附近增強。 圖 1：集膚效應將電流集中在 PCB 的外層 訊號變化越快，可以使用的導電層就越淺。此時，銅箔厚度以及銅箔上電鍍的金屬種類，會決定有多少訊號能夠通過。本指南將解釋集膚深度，以及銅箔粗糙度和表面處理如何造成損耗，並說明如何選擇銅箔、走線幾何形狀和層壓材料，以控制高......
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor（去耦電容），但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference（EMI）等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置，以及 Layout 時需要避免哪些常見錯誤，協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor（MLCC）是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply／Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南：Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題：訊號透過 Via 在 PCB 層之間轉換時，常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub：對約 5–10 Gbps 以上的高速訊號，Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path：可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor，為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance：Via 不只是孔，而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change：高速訊號應盡可能降低換層次數，並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線，結果訊號一透過 Via 轉到 Inner Layer，原......