理解 PCB 電阻:關鍵因素、測試方法與設計最佳實務
1 分鐘
電流流經電路板的難易程度取決於其電阻。雖然板上的每條走線與每個元件都會提供一定的電阻,但目標是將其降至最低。當電子所通過的材料阻擋或減緩其流動時,就會產生電阻。這種阻礙會導致能量損失,通常以熱的形式出現。在與功率相關的電路(如放大器單元)中,走線電阻是決定電路工作電流的關鍵因素。為確保電流順暢流動,印刷電路板(PCB)應具有低電阻的走線與通道。
另一方面,電阻器則是刻意加入電路中以調節電流。所有零件都必須通電並連接,電路才能正常運作。這些連接若受損,可能會阻礙電流而導致問題。影響電阻的因素包括走線寬度、厚度、長度、材料類型與環境溫度等。
PCB 電阻與阻抗的差異:
PCB 電阻:
PCB 電阻指的是元件與走線對直流(DC)流動的阻抗。它受走線寬度、厚度、長度、材質與溫度影響。頻率可能不會直接影響電阻,但若電壓或電流發生變化,電阻值也可能隨之改變。
PCB 阻抗:
阻抗可視為對交流(AC)流動的阻力。為何是 AC?因為阻抗的計算結合了電阻、電感與電容。走線寬度、介電材料與訊號行為都會影響此阻抗。隨著頻率變化,訊號阻抗會有明顯差異。它在 RF 與高速設計中對維持訊號完整性至關重要。
整體而言,阻抗著重於動態訊號與頻率相關行為,而電阻則處理靜態電流與功率控制。兩者雖關乎電路設計的不同面向,但對 PCB 性能皆不可或缺。
影響 PCB 電阻的因素:
1. 走線材料: 由於銅的導電性極佳,大多數 PCB 的走線都使用銅。銅走線的電阻取決於其物理特性與純度。
2. 走線尺寸: 更粗更寬的走線可降低電阻。走線越長,電流路徑越長,電阻越高。
3. 溫度: 溫度升高會使電阻上升,金屬芯與碳芯電阻的銅導電率整體下降。
4. 基板材料: 介電材料(如FR-4 或 PTFE)會間接影響電阻,因為它會影響訊號完整性與熱性能。
什麼是開路與短路電阻?
當兩點間因通道斷裂或電阻過大而無電流流動時,稱為開路。此時可用電壓表測量「開路電壓」的電位差。極高的電阻導致電路中斷,使電流停止。
相反地,短路發生於電流經由低電阻路徑直接通過,繞過負載並產生大電流。當導電材料或導線意外連接電路時,就可能發生這種情況。
如何檢查電路板上的電阻?
計算與測試電阻值可確保 PCB 符合設計規範。主要方法包括:使用歐姆表直接測量走線電阻,以及使用四點探針進行高精度電阻量測。
步驟 1:關閉電源: 為避免損壞或讀數不準,請確保電路板已與所有電源斷開。
步驟 2:找出電阻: 利用電路圖或色碼,找出置於 PCB 上的電阻。
步驟 3:設定萬用表: 將萬用表切換至電阻(Ω)模式。
步驟 4:測量電阻:
- 將探針置於電阻兩端。
- 讀取萬用表顯示值。
- 將測得電阻與標稱值比較。
步驟 5:在板測試: 若電阻已焊於板上,其他元件可能影響讀數。為求準確,可先拆焊電阻一腳再測。
步驟 6:檢查損壞: 若讀數為無限大或異常,可能表示電阻已損壞。
電路板如何接地?
接地層通常是一片厚銅箔,連接到所有連接電路共用的接地點。電路板的接地方式依應用而異,主要包括浮動接地、虛擬接地與多點接地。
單點接地
此方法將所有接地點連至單一參考點,可將阻抗耦合與接地迴路干擾降至最低,適用於低頻電路(<1 MHz)。
多點接地
每個接地點連至最近的接地層,可降低寄生效應與阻抗干擾,適合高頻電路(>10 MHz),如視訊訊號放大器電路。
浮動接地
此方式將電路接地隔離,可避免電磁干擾。但易受寄生電容影響,可能改變接地電位並增加類比電路雜訊。
電路中電阻的規則是什麼?
電阻的基本定律由歐姆定律支配:電壓(V)等於電流(I)乘以電阻(R)。這顯示在給定電壓下,電流大小直接受電阻影響。
電阻值取決於其上的電壓降與流經電流。例如,電阻越高電流越小,電阻越低則允許更大電流通過。
結論
為了實現可靠且高效的電子設計,理解並控制 PCB 的電阻至關重要。工程師可透過最佳化材料、尺寸與佈局來降低電阻並提升整體裝置效能。電阻控制的重要性在於:
- 訊號完整性
- 電源傳輸
- 熱管理
JLCPCB 等製造商提供高品質、低電阻 PCB 的專業解決方案,適用於各種應用。為確保設計符合產業要求,請務必優先進行仔細測試!
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......