PCB 的 EMI 屏蔽:專業製造中實現卓越電磁相容性的先進技術與材料
1 分鐘
- PCB 上的 EMI 屏蔽原理
- 關鍵 EMI 屏蔽材料及其應用
- 在 PCB 設計中落實有效 EMI 屏蔽
- 專業製程打造可靠 EMI 屏蔽
- 常見問題 (FAQ)
簡單來說,EMI 屏蔽就是將任何導電或磁性材料包圍起來,確保電場與磁場不會在 PCB 的特定區域進出。想像你在脆弱電路外蓋了一個法拉第籠,只是你要保護的不是自己,而是隔壁電路,避免你那吵雜的切換穩壓器干擾它(反之亦然)。現代電子產品已成為 EMI 的夢魘:GHz 等級的時脈、MHz 的切換穩壓器,以及無線電遍布整片 PCB,導致板內與周圍的電磁共振極度混亂。

若未做好 EMI 屏蔽,產品可能無法通過法規測試(FCC、CE、CISPR)、產生自干擾,甚至影響周邊設備。風險極高:缺少 EMC 測試可能讓上市延遲數週或數月,你只能手忙腳亂地加蓋屏蔽罩與濾波器,作為最後一刻的急救,代價永遠比一開始就做對更高、更費工。
PCB 上常見的電磁干擾源
首先,得先找出 EMI 的真正源頭才能馴服它。高速時脈及其諧波、切換電源內的電感與變壓器(同時傳導與輻射雜訊)、USB 3.0、PCIe、HDMI 等資料鏈路發出的寬頻雜訊、刻意發射的射頻天線與振盪器,以及任何快速上升緣的元件,都會在鄰近走線與纜線上激發小電磁場,這些都是 PCB 上的慣犯。

有時問題零件本身就很吵,但即使最普通的元件,只要佈局鬆散也會變成 EMI 嫌疑犯。舉個 LED 驅動器為例:若切換速度過快且電流迴路面積亂七八糟,其輻射量足以讓你無法通過 Class B 輻射測試。
PCB 上的 EMI 屏蔽原理
反射、吸收與接地的協同作用
那麼屏蔽罩到底怎麼擋雜訊?關鍵在三大機制協同。低頻時主要靠反射:波碰到導電表面,自由空間與金屬的阻抗差異會讓大部分能量反彈;銅或鋁都是絕佳反射體。

頻率越高,吸收越重要:波進入屏蔽層後因電阻損耗轉為熱。吸收量取決於材料導磁率、導電率與厚度;更厚或高導磁材料(如 mu-metal)效果更好。最後,接地把這一切兜起來:屏蔽若沒良好接地,就會變成天線而非屏障。大量接地過孔、寬廣的縫合走線與可靠的焊點,都是好屏蔽的必要條件。
屏蔽層、屏蔽罩與導電塗層的角色
在板級,可依需求選擇不同屏蔽方式。屏蔽罩(shielding can)是直接焊在 PCB 上的金屬外殼,覆蓋敏感元件,常見於射頻模組、無線設備與敏感類比電路,材料多為鍍錫鋼或鎳銀,衰減可達 40–80 dB。若對重量或高度有限制,可改用輕薄導電塗層或導電漆,內含金屬顆粒(銀、銅、鎳)與聚合物,可局部噴塗。

PCB 內部則靠連續的接地銅面當內建屏蔽層。在雜訊層與敏感電路之間放一層完整無分割的接地平面,可大幅降低耦合雜訊,是最便宜也最容易實現的板級屏蔽法之一。
關鍵 EMI 屏蔽材料及其應用
導電布、導電箔與聚合物複材
在實驗室或維修現場,銅箔膠帶因高導電且易施工仍是首選;若進入量產,可考慮金屬化纖維編織的導電布,具彈性且能貼合複雜外形。

含碳纖、鍍鎳顆粒或銀片的導電聚合物複材,兼具機械強度與屏蔽效能,可射出成任何外殼形狀,常見於消費性產品機構級屏蔽。
銅灌、接地平面與特用塗層
在 PCB 內部,銅灌與接地平面是最經濟的屏蔽手段。以 4 層板為例,將第 2 層完整當接地平面,可擋住頂層晶片對內層訊號或電源的干擾。訣竅在於保持平面完整,別讓縫隙、孔洞成為電磁洩漏路徑。
外層銅灌(copper flood)雙重目的:增加回流路徑與屏蔽,同時讓電鍍更均勻。重點是乾淨連回主接地網,並用足夠過孔縫合。
依頻段選材
不同頻段策略不同。<1 MHz 重點在磁場屏蔽,需高導磁合金(如 mu-metal 或鐵氧體)。MHz 至低 GHz 用銅或鋁即可反射兼吸收。>10 GHz 則重視加工精度,任何孔洞都可能成諧振腔。100 MHz–6 GHz 區間,一般銅平面與設計良好的屏蔽罩已足夠。重點不是用多貴材料,而是把縫隙封好、接地做好、開孔控制好。

專業提示:板上最高頻訊號決定屏蔽需求。記得 100 MHz 方波在 5、7、9 次諧波(500 MHz、700 MHz、900 MHz)仍有顯著能量,請針對諧波而非僅基頻做屏蔽。
在 PCB 設計中落實有效 EMI 屏蔽
分區、Via Fencing 與接地策略
控制輻射從佈局就開始。先把板子切成數位、類比、射頻、電源等區塊,讓雜訊源遠離敏感電路,先切斷耦合路徑。Via fencing(過孔圍籬)像用接地過孔築牆,只要過孔間距小於最高頻波長的十分之一,就能在板級形成電磁屏障。
接地策略同樣關鍵:採星形或分割接地,讓各區回流路徑獨立並於單點匯合,避免雜訊電流拖曳其他區域。
與多層疊構及元件擺放的整合
疊構本身就是第一道防線。在良好的 多層 PCB 中,每個訊號層都緊鄰接地或電源平面,讓迴路面積最小並自帶層間屏蔽。六層 EMC 優化疊構可採 Signal-Ground-Signal-Power-Ground-Signal,使高速走線隨時有參考平面。元件擺放則配合分區:時脈、切換穩壓器、高速處理器放數位區,走線短且直;射頻與敏感類比區盡量遠離,電源進入端即做濾波。
專業製程打造可靠 EMI 屏蔽
屏蔽層與塗層的精準施工
想讓 EMI 屏蔽到位,製程精度是關鍵。屏蔽罩必須焊得紮實無空孔,任何細縫都可能變成槽縫天線。導電塗層需控制厚度(通常 5–75 µm)且均勻覆蓋,太薄屏蔽不足,太厚易龜裂剝離。專業噴塗加遮罩可確保邊緣整齊、厚度一致。
先進測試驗證合規與性能
EMC 認證測試包含輻射發射(CISPR 32/FCC Part 15)、傳導發射與輻射抗擾度。開發階段先用近場探棒與頻譜儀做預兼容測試,及早發現問題,避免認證時大翻盤。板級屏蔽效能可用傳輸阻抗、屏蔽室或近場掃描量化,找出弱點再對症下藥。
JLCPCB 如何量產可靠 EMI 屏蔽 PCB

JLCPCB 的多層板製程層間對位精準,確保接地平面連續;受控阻抗讓幾何一致,EMC 特性可預測。完整 DFM 檢查會先確認接地平面、via fencing、銅灌是否符合設計意圖。

在組裝端,SMT 產線能精準放置並焊接屏蔽罩,確保每處接地可靠。結合製板與組裝的精度,讓成品板出廠即可直接挑戰 EMC 測試。

常見問題 (FAQ)
Q. 什麼是 EMI 屏蔽?所有 PCB 都需要嗎?
EMI 屏蔽是用導電材料阻擋電磁干擾進出電路區塊。並非每塊 PCB 都需要金屬罩或塗層,但所有板子都該落實連續接地平面、妥當解耦與受控阻抗等基本 EMI 設計。
Q. 板級 EMI 屏蔽如何運作?
靠反射、吸收與良好接地(提供低阻抗回流路徑)三大機制協同。接地平面、via fencing 與實體屏蔽罩共同完成。
Q. PCB 最常見的 EMI 屏蔽材料?
銅、鍍錫鋼或鎳銀(屏蔽罩)、導電聚合物塗層。板內現成的銅只要善用,就是最便宜的屏蔽材料。
Q. Via fencing 能取代屏蔽罩嗎?
Via fencing 可提供中等屏蔽效果(約 15–30 dB),適合降低區塊間耦合;若需高隔離(>40 dB),仍得靠實體屏蔽罩。
持續學習
六層板疊層設計:多層 PCB 疊層與受控阻抗實施要點
四層板升級六層板,是多數產品訊號完整性的重要分水嶺。疊層規劃欠妥的設計,訊號回流沿地平面開槽迂迴,電磁干擾(EMI)整改週期往往以季度計;與此同時,層數每增加兩層,製造成本相應上台階,PCB 層數(pcb layer count)的增減需要經過量化論證。PCB 疊層設計(layer stackup design)是電氣性能、佈線密度與製造成本之間的三角權衡,受控阻抗疊層(controlled impedance stackup)則是高速設計的基礎性決策。 多層 PCB 疊層(multilayer pcb stackup)的核心原則僅有一條:每個訊號層均應配置相鄰的完整參考平面。疊層並非線路圖的容器,其結構決定回流路徑長度、阻抗可控性與板級翹曲量。六層板在成本與性能之間達成較優平衡,構成高速 PCB 疊層(high speed pcb stackup)設計的入場配置。 疊層設計提醒 先向板廠確認標準疊構、板材 Dk/Df、介質厚度公差與銅厚,再開始阻抗計算與佈線;不要以軟體預設值代替實際製程參數。 一、兩種經典疊構 六層板的成熟方案基本收斂於以下兩種,應按訊號質量要求與電源軌數量擇一採用: 方案 典......
過孔選型與鑽孔工藝:PCB 過孔(PCB Via)設計
過孔選型與鑽孔工藝:PCB 過孔(PCB Via)設計 高密度互連(HDI)製程普及之後,過孔不再僅承擔換層連接職能,其本身已成為訊號路徑的組成部分。盲孔、埋孔與激光微孔的成本隨結構階數遞增,焊盤內過孔/盤中孔(via in pad)是否採用填孔電鍍直接關係球柵陣列封裝(BGA)焊接良率。在高速高密設計語境下重新審視什麼是 PCB 過孔(what is a pcb via)這一基礎問題,具有明確的工程現實意義——PCB 過孔類型(PCB via types)的選型差異,將在製造成本與訊號品質兩個維度同時體現。 過孔是貫穿基板的金屬化孔,用於實現不同導電層之間的電氣連接。它同時也是寄生元件:寄生電感阻礙電流突變,寄生電容擾動高速波形,未使用的殘樁在一定頻率下產生諧振。PCB 過孔設計(PCB via design)的本質,是在連接需求、訊號完整性與製造成本三者之間確定最優平衡點。 過孔選型提醒 先確認訊號速率、板厚、層數與板廠鑽孔及電鍍能力,再決定通孔、盲埋孔、微孔或盤中孔結構,避免為了追求高密度而產生不必要的製程成本。 一、四種過孔的結構與製程 鍍通孔(PTH)採用機械鑽孔,貫穿整個板厚,為成本基......
正確掌握 PCB 特性阻抗,確保訊號可靠傳輸
重點摘要 阻抗定義:特性阻抗由走線幾何形狀和參考平面決定,而不是由銅的直流電阻決定。 核心因素:走線寬度、銅厚度、介質高度和介電常數共同決定阻抗值。 參考平面:高速走線需要連續的參考平面,以防止訊號反射。 工廠驗證:製造商會調整走線寬度,並使用測試條上的時域反射儀檢查阻抗。 設計方法:儘早選擇工廠標準疊層,在佈線前確定正確的走線寬度。 特性阻抗決定快速邊沿能否乾淨地到達接收端,但萬用表無法測量它。一條 50 Ω 走線從一端到另一端測得的電阻只有幾分之一歐姆。萬用表看到的是銅電阻,而訊號看到的是完全不同的東西。上升邊沿不會一次看到整條走線,它只會看到當前已經傳播到的那一小段銅。為了繼續向前傳播,它必須給下方的平面充電,並在走線周圍建立磁場。 圖 1:多層 PCB 上的受控阻抗走線及其參考平面 兩組量之間的比值決定了邊沿每伏電壓所吸收的電流。本指南討論 PCB 特性阻抗的本質以及決定它的各項參數,然後介紹製造商如何獲得並驗證這一數值,以及哪些介面真正具有相關價值。最終目標是通過一次設計就獲得所需的疊層,而無需反覆修改。 PCB 中的特性阻抗是什麼? 特性阻抗不是銅本身的阻抗,而是走線及其參考平面的阻抗......
高頻 PCB 設計中的集膚效應損耗管理
重點摘要 集膚深度會縮小:高頻會迫使電流集中在走線表面,10 GHz 時集膚深度可縮小至 0.66 µm。 粗糙度會增加損耗:銅箔粗糙度會令電流路徑變長,並大幅提高高速訊號的電阻。 電鍍會影響訊號:ENIG 等低導電率表面處理中的鎳,會增加外露走線的衰減。 較寬走線有助於降低損耗:更寬的走線和更厚的介電層可以擴大電流流動表面,降低導體損耗。 使用平滑銅箔:VLP/HVLP 低輪廓銅箔配合先進層壓材料,是 10 GHz 以上設計的必要條件。 集膚效應會將高頻電流推向銅走線表面的薄層。此時,走線的表現就像大部分銅箔消失了一樣。在 1 GHz 下,這個導電層深度只有約 2 µm,而標準 1 oz 走線厚度為 35 µm。變化中的電流會在導體內部建立變化中的磁場,而該磁場會在銅芯內感應出微小的反向電流,使中心區域的電流互相抵消,並在表面附近增強。 圖 1:集膚效應將電流集中在 PCB 的外層 訊號變化越快,可以使用的導電層就越淺。此時,銅箔厚度以及銅箔上電鍍的金屬種類,會決定有多少訊號能夠通過。本指南將解釋集膚深度,以及銅箔粗糙度和表面處理如何造成損耗,並說明如何選擇銅箔、走線幾何形狀和層壓材料,以控制高......
PCB 設計中如何選擇與配置去耦電容
幾乎每一塊 Digital PCB 都需要 Decoupling Capacitor(去耦電容),但許多電路板仍然會因為一個看似簡單的問題——去耦電容選型或 Placement 不正確——而出現 Voltage Dip、Glitch 與 Electromagnetic Interference(EMI)等問題。 本文將完整介紹 Decoupling Capacitor 的作用、如何選擇合適的 Capacitance、應該放在 PCB 的什麼位置,以及 Layout 時需要避免哪些常見錯誤,協助您的下一塊 PCB 從第一次上電開始就能維持更加乾淨、穩定的 Power Rail。 重點整理 在每個 IC Power Pin 附近配置適當的 Local Decoupling Capacitor。 100 nF X7R Multi-Layer Ceramic Capacitor(MLCC)是許多 Digital Circuit 常見的起始選擇。 Local Decoupling 應搭配位於 Power Supply/Regulator 附近的 Bulk Capacitor。 盡可能縮短 Current L......
高速 PCB 訊號轉換指南:Via、Backdrilling、回流路徑與阻抗控制
重點摘要 高速訊號換層容易產生問題:訊號透過 Via 在 PCB 層之間轉換時,常會造成反射、Via Stub 與 Return Path 不連續等問題。 Backdrilling 可有效移除 Via Stub:對約 5–10 Gbps 以上的高速訊號,Backdrilling 是降低 Stub Resonance 的常見方法。 每次換層都要維持 Return Path:可以依 Reference Plane 狀況使用 Stitching Via 或 Stitching Capacitor,為 Return Current 提供低電感路徑。 利用 Antipad 與 3D Simulation 調整 Via Impedance:Via 不只是孔,而是一個具有寄生電容與電感的高速結構。 減少關鍵 Net 的 Layer Change:高速訊號應盡可能降低換層次數,並利用 3D EM Tool、S-Parameter、TDR 與 Eye Diagram 驗證設計。 您是否曾經在 PCB Top Layer 上完成一條漂亮、長度完全匹配的高速走線,結果訊號一透過 Via 轉到 Inner Layer,原......