解讀 SFP 針腳配置：PCB 佈局與設計指南

引言

選錯 SFP 模組焊盤尺寸，或在原理圖中接錯 SFP 針腳，是光纖鏈路無法正常工作的常見原因。有時收發器完全不會初始化；有時在工作台上可以正常建立鏈路，但流量一增加便出現位元錯誤，最後往往可追溯到差分對走線錯誤，或控制針腳缺少上拉電阻。

了解 SFP 針腳排列非常重要，因為 SFP 連接器將電源、接地、高速資料及低速控制訊號集中在單一 20 針邊緣介面中。PCB 佈局工程師必須知道哪些針腳承載每秒數十億位元的資料，哪些針腳只是切換狀態旗標，因為兩者需要完全不同的佈線方式。

本指南會逐一介紹 SFP 連接器介面的針腳，並說明讓收發器穩定工作的原理圖及佈局方法，包括阻抗控制、電源完整性、籠架的位置，以及首次佈局最常見的錯誤。

甚麼是 SFP 連接器？它如何運作？

圖 1：用於 SMT 安裝的 M.2（NGFF）SSD 連接器插座。

圖 2：用於 SMT 安裝的單埠 SFP 金屬籠架。

SFP 連接器是小型可插拔（Small Form-factor Pluggable）收發器模組與主機 PCB 之間的卡邊介面。模組會插入焊接在電路板上的金屬籠架，其邊緣觸點直接接觸主機 PCB 上的 20 個鍍金焊盤。模組一側不需要額外的連接器零件。

這個簡單的機械介面背後包含 PCB 設計師必須正確佈線的所有訊號：電源與接地回流路徑、傳送差分對、接收差分對、兩線式 I2C 匯流排，以及數條狀態和控制線。開始繪製任何走線前，應先清楚了解這 20 個針腳各自的功能。

SFP 連接器類型與變體

SFP 最初支援 1 Gbps 至 4 Gbps，之後整個系列大幅發展。SFP+ 將相同的 20 針焊盤尺寸延伸至 10 Gbps，SFP28 再提升至 25 Gbps；兩者的機械佈局和針腳分配基本上都與原始 SFP 相同。XFP 則是另一種較早期的 10 Gbps 焊盤尺寸，採用自己的連接器和針腳排列，並非 SFP 變體，雖然名稱相似。

SFP 之後可沿兩個方向發展。QSFP 和 QSFP-DD 分別在一個模組中整合四條或八條通道，面向 40 Gbps、100 Gbps 及更高的總吞吐量。其針腳數量和連接器幾何形狀與 SFP 不同，但阻抗控制、去耦和參考平面連續性等佈局原則仍可直接沿用。對大多數設計師而言，20 針 SFP／SFP+ 焊盤尺寸最值得先掌握，因為它是後續多代產品的基礎。

SFP 針腳排列：完整 20 針參考

圖 3：完整 SFP 針腳表，列出針腳編號、名稱及功能，並標示電源、接地、差分對和 I2C 控制針腳。

下表列出 SFP MSA 定義的標準 SFP 模組針腳排列。同一組 20 針配置也沿用於 SFP+ 和 SFP28 模組。

針腳可分為四個功能組。電源和接地針腳（VccR、VccT，以及 VeeR／VeeT 接地針腳）佔 20 個觸點的大部分，反映出 SFP 針腳中有相當比例專門用於提供低電感回流路徑，而不是傳送訊號。差分對包括傳送用的 TD+／TD− 和接收用的 RD+／RD−，承載實際的千兆位元資料，也是此連接器中唯一需要控制阻抗佈線的針腳。

I2C 介面中的 MOD_DEF2（SDA）和 MOD_DEF1（SCL），可讓主機讀取模組識別 EEPROM；對支援 DOM 的模組，還能即時監測溫度、電壓及光功率。這組訊號採用標準低速 I2C 佈線，無需差分匹配。

其餘控制和狀態針腳包括 TX_DISABLE、TX_FAULT、MOD_ABS、LOS 及 Rate Select，都是基本 SFP MSA 定義的簡單數碼訊號。TX_DISABLE 和 Rate Select 是主機輸出至模組的訊號；TX_FAULT、LOS 和 MOD_ABS 則是模組輸出、由主機讀取的訊號。在原始 SFP MSA（INF-8074i）中，針腳 7 稱為「Rate Select」，用來控制接收器頻寬，而針腳 9 是 VeeR（接收器接地）。在 SFP+ MSA（SFF-8431）中，針腳 7 改稱「RS0」（速率選擇 0，用於控制接收速率），針腳 9 則重新指定為「RS1」（速率選擇 1，用於控制傳送速率）。由於傳統 SFP 模組的針腳 9 內部連接到 VeeR，採用 RS1 的 SFP+ 主機必須提供短路保護，避免插入舊式 SFP 模組時造成損壞。除按照模組供應商應用筆記加上上拉或下拉電阻外，這些訊號不需要特殊處理，只要採用標準單端佈線即可。

SFP 連接器原理圖設計要點

圖 4：最小化 SFP 電路，在 VccR／VccT 上設置去耦，在控制針腳上設置上拉／下拉電阻，並在 Tx／Rx 差分對上設置交流耦合電容。

可正常工作的 SFP 介面，除了連接器本身，只需要少量支援電路，但省略任何部分都可能引發問題。首先處理去耦：在 VccR 與 VeeR 之間放置 0.1 μF 陶瓷電容，並在 VccT 與 VeeT 之間再放置一顆，位置盡量靠近連接器針腳。這些電容可吸收收發器切換時產生的快速電流瞬變，保持 SFP 模組電源針腳潔淨。

配置針腳需要按照模組供應商建議選擇上拉或下拉電阻。TX_DISABLE 內部通常設有 4.7 kΩ 至 10 kΩ 上拉電阻，使傳送器預設為停用。主機通常加入外部下拉電阻以啟用傳送器；若主機 GPIO 在上電時處於浮動狀態，內部上拉會確保 TX_DISABLE 維持高電位（傳送器關閉），直到主機明確將其拉低。除非設計需要主動切換資料速率，RS0 和 RS1 通常會拉至固定邏輯電位。MOD_ABS 需要在主機一側設置上拉（通常以 4.7 kΩ 至 10 kΩ 連至 VccT 或 VccR），因為模組插入後會將其拉低以表示模組已就位。

TD+／TD− 和 RD+／RD− 差分對上的交流耦合電容屬於選配。許多 SFP 模組已內置交流耦合，但在主機一側串聯 100 nF 電容，是降低直流偏移不匹配風險的低成本方法。如果尚未確定電容值，可先以 0 Ω 電阻作為佔位元件，日後可在不重新打樣的情況下進行訊號完整性調校。

SFP 連接器 PCB 佈局指南

圖 5：PCB 佈局細節，顯示 +3.3V SFP 電源網路上的電源濾波電感和去耦電容。

SFP 佈局看似是低速連接器，實際上卻是高速設計問題。差分對需要採用多千兆位元介面同等的設計規範：連接器靠近電路板邊緣，以縮短走線；盡可能將高速和低速訊號分置於不同層；並把過孔換層視為有意識的設計決策，而不是事後補救。SFP 籠架下方的回流電流管理，與走線幾何形狀同樣重要。

差分對的阻抗控制

TD+／TD− 和 RD+／RD− 均需要從 SFP 連接器焊盤到主機 SerDes 或 PHY，全程保持 100 Ω 差分阻抗。先根據實際疊層，在二維場求解器中設定線寬和對間距，並輸入真實銅厚和介電常數，不要只套用經驗數值。

層疊選擇會影響是否能達到目標。外層走線所見的參考環境與內層不同，在走線中途換層也會改變有效阻抗，除非對換層進行補償。只要佈線密度允許，應讓每組差分對在整段路徑中保持於同一層。

過孔換層是另一個常見故障點。每個過孔都會增加寄生電容，使局部阻抗下降。在過孔筒周圍採用較大的避空焊盤可降低該電容，協助換層時保持 100 Ω 目標。應使用與走線相同的場求解器建立過孔模型，不要假設製造商疊層檔案中的預設避空尺寸一定適合 10G 以上的 SFP+ 或 SFP28 鏈路。

訊號佈線與回流電流管理

高速回流電流會沿最低阻抗路徑流動；在正常情況下，這條路徑是訊號走線正下方的參考平面，而非返回訊號源的最短實體路線。TD 或 RD 差分對下方若有縫隙、槽孔或平面分割，回流電流便必須繞行；即使走線本身看似正常，繞行也會造成控制阻抗不連續。

從連接器焊盤尺寸一直到 SerDes，都應保持每組 SFP 差分對下方的參考平面完整且連續。訊號必須換層時，在訊號過孔附近放置接地過孔，通常距離控制在 20 至 30 mil 內，讓回流電流可在兩個參考平面之間走最短路徑，而不會從過孔換層位置向外輻射。連接器接地針腳周圍的接地過孔縫合，可連接各平面並降低整條回流路徑的阻抗。

如需更全面了解高速差分對佈線和多層板回流路徑管理，請參閱我們的高速 PCB 佈線技術指南。

SFP 模組的電源完整性

大多數 SFP 和 SFP+ 光收發器耗電約 1 至 1.5 W，部分長距離 ZR 模組接近 2 W。相較於較新的焊盤尺寸（QSFP-DD 模組可能需要 12 W 或以上），這個功耗並不高，但供電處理不當仍會造成實際問題，尤其會影響模組內的雷射偏置電流。

數微法拉的電源大容量去耦可處理較慢的負載瞬變；置於 VccT 和 VccR 幾毫米範圍內的 0.1 μF 電容則負責快速切換雜訊。部分設計會在主 3.3 V 電源軌與 SFP 電源針腳之間加入小型 π 型濾波器，即一顆電感或鐵氧體磁珠配合兩顆電容，以進一步隔離收發器雜訊。π 型濾波器雖然有幫助，但過大的電感可能在 PDN 中產生諧振峰，令特定頻率的雜訊更嚴重，因此應檢查濾波器的阻抗響應，不要假設濾波越多越好。

除此之外，SFP 供電遵循標準高速數碼 PDN 原則：使用完整平面、縮短迴路，並按由大容量至高頻的層級配置去耦。SFP 針腳排列中的五個接地針腳，正是為了提供多條短回流路徑返回電源源頭。若要進一步了解如何規劃乾淨的 PDN 電源和接地平面，請參閱電路板接地平面與電源平面設計完整指南。

SFP 籠架設計注意事項

SFP 籠架是包圍主機 PCB 上連接器的金屬外殼，提供模組滑入時所需的機械導軌，也提供熱插拔運作時抑制 EMI 的屏蔽。籠架會透過自己的接地片焊接到電路板，接地片應落在完整接地覆銅上，而不是碎片化的接地區。

籠架與連接器的對位比想像中更重要。籠架開口與 20 針連接器焊盤之間即使只有輕微機械偏移，也可能造成接觸不穩或增加模組插入力。應完全按照籠架製造商建議的 PCB 焊盤尺寸，不要自行套用相似零件的外形。

籠架的金屬本體也可作為模組的散熱路徑，透過安裝片將熱量帶走；對工作溫度高於原始 SFP 規格的 SFP+ 和 SFP28 設計，這一點尤其重要。並非所有設計都需要完整籠架來維持機械穩定性，少量生產或固定安裝的產品可能採用較輕的導向結構，但對任何需要熱插拔的連接埠，完整籠架仍是標準選擇。

應避免的常見 SFP 佈局錯誤

幾種反覆出現的佈局錯誤造成大部分 SFP 介面故障，而且在設計審查時都很容易發現。

讓 TD／RD 差分對跨越平面分割。 這是 SFP 連接器訊號完整性故障最常見的原因之一；設計可能通過初始上電測試，但實際流量開始後便失效。應檢查每條差分對的路徑，確認參考平面層沒有縫隙、安裝孔或平面分割邊界。

在 VccR 或 VccT 上省略去耦。 模組可以初始化，但在流量負載下間歇性出錯，通常可追溯到連接器電源針腳旁缺少去耦，或去耦容量不足。

TX_DISABLE 沒有正確的下拉。 模組內部在 TX_DISABLE 上設有 4.7 kΩ 至 10 kΩ 上拉，使傳送器在主機主動拉低前維持停用。如果上電時主機 GPIO 浮動，沒有外部下拉電阻強化預期狀態，傳送器會保持關閉，或在主機韌體明確啟用前處於不可預測狀態。

TD+／TD− 或 RD+／RD− 的對內長度不匹配。 差分對兩條走線之間即使只有少量偏斜，在較高資料速率下也會使眼圖劣化。應嚴格匹配對內長度，並在每個過孔和連接器焊盤尺寸位置都保持一致，而不只是處理直線段。

SFP 針腳排列常見問題

SFP 針腳排列總結

了解 SFP 針腳排列，是所有涉及光收發器或銅纜收發器 PCB 佈局的基礎。將 20 個針腳分成電源和接地、TD／RD 差分對、I2C 匯流排，以及狀態／控制線幾個功能組後，佈局工作就會變成針對每組訊號套用正確規則，而不必把整個連接器視為無差別的介面。

最重要的要點包括：在高速差分對上保持 100 Ω 差分阻抗；在其下方保持完整參考平面；讓 VccR 和 VccT 靠近針腳進行去耦；並為 SFP 籠架提供乾淨的接地連接。做好這些，大多數 SFP 介面問題在首次出現前就能避免。

若設計正進入 SFP28 或更高資料速率，或希望在製造前再次檢查連接器的疊層和佈線方案，JLCPCB PCB 佈局服務可在修改仍然容易時，協助審查走線和阻抗。