HDMI PCB 佈局指南：阻抗控制與等長匹配

重點整理

• 四組 TMDS 差分對應以 100 Ω 差分阻抗佈線，並確保經過導通孔、焊盤及連接器時仍維持此阻抗。
• 先匹配每組差分對中的 P、N 走線長度，再依照晶片供應商的限制，匹配各組差分對之間的長度。
• 整條訊號路徑下方都應保持完整的參考平面，切勿跨越平面分割區。
• 盡可能將 ESD 靜電放電保護元件放在連接器旁，讓突波電流能及早導流。
• 先確認訊號傳輸類型。TMDS 的匹配規則不適用於 HDMI 2.1 FRL。

前言

電路板在低解析度下可以正常顯示畫面，但切換至 1080p 或 4K 時，卻可能出現影像中斷或眼圖測試失敗。原理圖符合參考設計，元件也沒有選錯，最常見的原因其實是佈線：HDMI 走線被當作一般訊號處理，沒有遵循晶片供應商提供的 HDMI PCB 佈局指南。

本文聚焦於 HDMI 佈線，而非引腳配置。本文假設原理圖及引腳分配已經完成，因此不會提供引腳對照表。

以下章節將介紹訊號優先順序、阻抗、偏斜與等長匹配、疊層結構、ESD 元件配置，以及 HDMI 2.1 的設計差異。所有數值均來自 Texas Instruments（TI）、Analog Devices（ADI）或 STMicroelectronics 公開文件，並會在引用數值時標明來源。

HDMI 訊號及其佈線優先順序

HDMI 訊號可分為兩類佈線優先級，這種分類能幫助你判斷設計時應把精力放在哪些地方。

圖 1. HDMI 訊號的佈線優先順序：紅色代表四組 TMDS 差分對，綠色代表低速控制訊號，灰色代表接地及屏蔽。

第一類是四組 TMDS 差分對：三組資料通道及一組時鐘通道。這些屬於高速訊號線，根據 ST 的 HDMI 應用說明，採用 TMDS 編碼時，每條通道的速率最高可達 5.94 Gbps。其驅動器採用電流模式，接收端則以 3.3 V 進行終端匹配，因此阻抗、偏斜及參考平面都非常重要。這類訊號的佈線自由度幾乎為零：必須維持固定阻抗、長度匹配、盡量避免換層，並縮短連接器與 IC 之間的路徑。

第二類是低速控制訊號，包括 DDC（I2C 類型匯流排）、CEC、HPD 及 +5V。這些都是單端訊號，邊緣速度較慢，因此可以容許導通孔、換層及較長的走線。這也是 TI 在建議疊層中將它們安排在底層的原因。如果設計採用 ARC 或 HEC，Utility 與 HPD 引腳會以成對方式運作。應將它們作為低速差分對佈線，並避開 TMDS 訊號層。

接地及連接器屏蔽層構成第三類，負責為其他訊號提供回流路徑。應優先處理四組 TMDS 差分對，並讓控制訊號群組保持簡單。

TMDS 差分對的阻抗與佈線基礎

阻抗是首要的硬性規則。TI 與 ADI 的佈局指南均將 TMDS 差分對的目標設定為 100 Ω，而只有在差分對下方的參考平面保持連續時，才能維持這個數值。接下來有兩個重點：如何根據疊層結構計算阻抗，以及如何透過佈線習慣維持阻抗。

圖 2. 參考平面上方良好與不佳的 TMDS 佈線示例，並標示各項缺陷。

100 Ω 差分阻抗控制

差分阻抗取決於四項因素：走線寬度、P 與 N 之間的間距、走線至參考平面的介電質高度，以及介電常數。

應先使用板廠提供的實際疊層結構。將各層厚度及介電常數輸入阻抗計算器，例如 EasyEDA 內建的工具，再調整走線寬度及間距，直到結果達到 100 Ω。TI 的 HDMI 設計指南另外提出兩項注意事項：封閉形式公式的誤差可能高達 ±10%，因此最終數值最好使用 2D 場求解器計算。TI 亦建議在板廠製程允許的範圍內，盡可能縮小差分對間距，並遵循幾何規則 s < h、s < W、W < 2h 及 d > 2s。其中，s 代表差分對間距，W 代表走線寬度，h 代表走線至參考平面的高度，d 則代表與下一條走線之間的距離。

在公差方面，ADI 的 HDMI 佈局指南要求 TMDS 差分對維持 100 Ω ±5%，而 TI 則將偏離 100 Ω ±15% 以上視為阻抗不連續。直線走線應以較嚴格的數值為目標。接著，請告知板廠：在製造圖面上將 TMDS 差分對標示為受控阻抗，並註明 100 Ω 差分阻抗，讓板廠能依照自身製程調整走線寬度及間距。

走線規則：間距、參考平面與導通孔

大多數供應商的 HDMI 佈局指南都可歸納為以下規則，每項規則都有其原因。

• 保持 P、N 走線對稱並緊密耦合。固定間距有助於維持阻抗穩定，並讓兩條走線的電磁場互相抵消。
• 讓不同差分對與其他訊號保持距離。ADI 要求 TMDS 差分對之間至少相距 1.2 mm，與非差分對訊號之間至少相距 7.8 mm。TI 則要求與相鄰差分對或屏蔽走線之間的距離至少為差分對間距的 3 倍。應採用晶片供應商提供的規格。
• 切勿跨越參考平面的分割區。回流電流會被迫繞行，並與相鄰走線產生耦合。
• 盡量減少換層。TI 建議將 TMDS 走線安排在頂層，以避免使用導通孔。如果無法避免換層，且兩個參考平面都是接地層，應在訊號導通孔旁放置接地導通孔。
• 避免使用 90° 轉角。採用倒角轉彎，倒角長度應為走線寬度的 3 至 5 倍，兩個轉彎之間的距離則應為走線寬度的 8 至 10 倍（ADI 與 TI）。
• 縮小導通孔及焊盤尺寸。TI 指出，過大的導通孔及焊盤可能使阻抗降至 85 Ω 以下。
• 繞過障礙物時，讓差分對的兩條走線一起前進。將差分對拆開佈線會改變兩線間距及阻抗。

HDMI 等長匹配與偏斜控制

偏斜是指訊號到達時間的差異。差分對內偏斜（Intra-pair skew）是同一組差分對中 P、N 走線的到達時間差；差分對間偏斜（Inter-pair skew）則是資料差分對與時鐘差分對之間的到達時間差。正如 ADI 資料表所述，差分對內偏斜會將部分差分訊號轉換為共模雜訊，並透過工作週期失真增加抖動。差分對間偏斜則會使同一像素的位元在不同時間到達。兩者都會使眼圖收窄。

圖 3. 左圖透過小幅蛇形走線修正差分對內偏斜；右圖則將資料差分對與時鐘差分對進行等長匹配，以控制差分對間偏斜。

差分對內偏斜：匹配 P、N 走線

P、N 走線的匹配應比介面中的其他項目更嚴格。TI 指南指出，接收端的 HDMI 偏斜預算為 0.4 TBIT，在 TMDS 時鐘為 225 MHz 時相當於 178 ps；發射端則為 0.15 TBIT，在相同時鐘頻率下相當於 66 ps。作為佈局規則，ADI 要求同一組差分對中的兩條走線長度差控制在 ±3 mm 以內。

當差分對長度不匹配時，應在產生差異的位置進行修正。TI 建議在不匹配的位置加入小幅蛇形走線，例如在引腳或轉彎處之後，為較短的走線補足長度。蛇形走線應保持平緩，採用倒角轉彎，並在各轉彎之間保留足夠距離。量測時也必須將焊盤及導通孔的長度計算在內。

差分對間偏斜：匹配 TMDS 資料通道

HDMI 各通道之間的等長匹配原理相同，只是範圍更大。每個像素都需要四組差分對同步到達，因此資料差分對必須與時鐘差分對進行匹配。ADI 要求同一通道中的 TMDS 差分對長度差控制在 ±3 mm 以內。TI 則以時間提供 HDMI 偏斜預算：當 TMDS 時鐘為 225 MHz 時，接收端為 2.67 ns，發射端為 888 ps。

資料速率越高，偏斜預算就越嚴格。下表整理公開供應商文件所支持的規範，以及這些文件未涵蓋的部分。

請按照供應商指南指定的順序調整各組差分對。如果指南沒有提供順序，則先調整時鐘差分對，再將資料差分對與時鐘差分對匹配。TI 建議在差分對內偏斜產生的位置進行小幅修正，而差分對間偏斜則可沿訊號路徑加入較大幅度的蛇形走線。

疊層結構與接地設計

阻抗及回流路徑都是在開始佈線前就必須決定的疊層設計事項。最重要的兩項選擇是：TMDS 差分對應使用哪一層，以及連接器附近的接地如何連接。

選擇合適的 HDMI 疊層結構

TI 建議低 EMI 的 HDMI 設計至少採用四層板。由上而下的層序為：TMDS 訊號層、接地平面、電源平面及控制訊號層。每一層都有其用途。將 TMDS 放在頂層可避免使用導通孔；緊鄰其下的完整接地平面可設定阻抗，並為回流電流提供較短路徑；接地層旁的電源平面則能增加高頻旁路電容；低速控制訊號可容許使用導通孔，因此可以安排在底層。

請要求板廠在 TMDS 訊號層與接地平面之間使用厚度受控且較薄的半固化片，因為這段距離會決定達到 100 Ω 所需的走線寬度。如果需要更多平面層，TI 建議增加第二組電源層及接地層，讓疊層保持對稱，避免電路板翹曲。

圖 4. 建議的四層疊層結構，TMDS 訊號層緊鄰接地層（左）；連接器邊緣的屏蔽接腳則透過縫合導通孔連接至接地平面（右）。

部分設計可以使用雙層板，但若沒有鄰近的接地平面，要維持 100 Ω 阻抗及連續的回流路徑就會困難得多。如果無法採用四層板，請緊密遵循供應商的參考佈局，並使用 TDR 進行量測確認。

接地、屏蔽層連接與回流路徑

在連接器附近，應使用縫合導通孔將插座的屏蔽接腳連接至接地平面，並將導通孔放在每個屏蔽接腳旁。從連接器到 IC 的整段 HDMI 訊號路徑下方，都必須保持接地平面連續完整。

回流電流會跟隨訊號路徑。當差分對跨越間隙時，回流電流便會繞道；TI 指出，這種繞行會與其他走線產生耦合，並改變阻抗。換層也會產生相同問題。如果訊號在兩個接地平面之間換層，應在訊號導通孔旁增加接地導通孔。如果兩個平面具有不同電位，例如接地層與電源層，回流路徑便需要額外的導通孔及去耦電容，而增加的電感會損害訊號完整性。因此應避免這類換層方式。

連接器焊盤處有一項例外。TI 建議依照封裝設計要求，避免在焊盤下方及焊盤之間鋪設金屬，因為這可能使阻抗降至 75 Ω 以下，導致 TDR 測試失敗。請遵循連接器的封裝圖面。

ESD 保護與控制訊號佈線

HDMI 連接器經常會被手或線材接觸，因此是 ESD 靜電放電進入電路板的主要入口。保護元件的位置會直接影響保護效果。以下分為兩個部分：ESD 陣列的配置，以及低速訊號的佈線。

圖 5. 電路板 HDMI 區域的俯視圖：連接器位於板邊，ESD 陣列緊鄰其後方，TMDS 差分對繼續連接至 SoC，控制訊號則分開佈線。

將 ESD 保護元件放在連接器附近

應盡可能將 ESD 元件放在 HDMI 連接器旁。TI 指出，這樣能簡化佈線並提升系統層級的 ESD 防護能力；ST 也要求 ESD 與 EMI 濾波元件盡可能靠近連接器。如此一來，突波電流便能在深入電路板之前被導流。在靜電放電發生時，受到衝擊的走線也可能與附近未受保護的走線產生耦合，因此應讓這些走線遠離受保護區域。

對 TMDS 訊號而言，應使用低電容 ESD 陣列，並讓差分對直接穿過元件。請選擇引腳排列與連接器相符的封裝，讓差分對能夠直線通過，必要時再使用 45° 轉彎（TI）。不要從差分對分支出短截線來連接二極體。正如 ST 的建議，PCB 本身就應維持 100 Ω 阻抗，不應依賴 ESD 元件來修正阻抗。如果連接器與陣列之間需要使用導通孔，應先從連接器走線至陣列引腳，再進行換層。若陣列離連接器太遠，保護效果便會降低，因為突波已經進入電路板內部。

DDC、CEC、HPD 及 +5V 的佈線

低速訊號的容許範圍較大，但仍需要遵守基本佈線規則。DDC、CEC 及 HPD 應作為一般單端訊號佈線。上拉電阻應按照晶片供應商參考設計的位置放置，因為電阻值及位置會因元件而異。這些訊號應遠離 TMDS 區域，並避免使用 TMDS 訊號層。在連接器端，非 TMDS 引腳應使用適用於 5 V 工作電壓的 TVS 保護元件；TI 的 ESD 應用說明便展示了 +5V、SDA、SCL、HPD 及 CEC 的保護方式。

+5V 引腳有其獨立用途：電源端必須提供 HDMI 規格要求的電流。請根據該電流選擇走線或覆銅面積及保護元件規格，並對照供應商的參考設計確認數值。

傳統／現行 TMDS 規則與 HDMI 2.1 FRL 佈局差異

本文的佈線規則以 TMDS 為前提，適用於 HDMI 2.0 及之前的設計。HDMI 2.1 新增了固定速率連結（Fixed Rate Link，FRL），其佈局優先事項也隨之改變。

FRL 移除了專用時鐘通道，時鐘改為嵌入資料中，原本的時鐘差分對則改為第四條資料通道。根據 ST 的應用說明，HDMI 2.1b 每條通道的速率最高可達 12 Gbps，總速率最高可達 48 Gbps。由於不再有時鐘差分對，因此不需要再進行時鐘與資料通道之間的長度匹配。設計重點轉為通道損耗、導通孔不連續性、插入損耗預算，以及每條通道內的偏斜。

在 FRL 速率下，插入損耗預算會大幅收緊，導通孔的影響更加明顯，通道內偏斜的容許範圍也會縮小。當損耗預算難以符合時，設計人員通常會比較三種方案：縮短走線、改用低損耗層壓板材，或採用晶片供應商提供的 redriver 或 retimer。對於 HDMI 2.1 產品，請遵循晶片供應商的佈局指南及特性量測資料。官方 HDMI 規格屬於授權文件，因此本文不會引用其中內容，也不會提供公開供應商文件無法支持的 FRL 公差數值。

HDMI 佈局自我檢查清單

HDMI 佈局常見問題

問 1：HDMI TMDS 差分對應使用多少阻抗？

HDMI TMDS 差分對通常以 100 Ω 差分阻抗作為設計目標。ADI 的佈局指南要求差分對阻抗控制在 ±5% 以內；實際公差及實作方式仍應遵循相關 HDMI 規格及晶片供應商的指引。

問 2：HDMI 在 PCB 上的走線最長可以多長？

根據 ADI 的說明，HDMI 規格並未設定最大走線長度，只規定預期阻抗。ADI 亦指出，只要遵循佈局規則，20 至 30 cm 的走線通常並不困難。隨著資料速率提高，走線越短越好；FRL 設計則必須檢查損耗預算。

問 3：HDMI 的等長匹配公差是多少？

HDMI 的等長匹配要求取決於連線類型。對 TMDS 而言，ADI 指南要求差分對內及差分對之間的長度差控制在 ±3 mm 以內；TI 則提供以 225 MHz 時鐘為基準的時間預算。HDMI 2.0 應採用晶片供應商指南中的公差。HDMI 2.1 FRL 沒有時鐘差分對，因此只需依照供應商指南匹配各通道內的走線長度。

問 4：可以在雙層板上佈設 HDMI 嗎？

可以，但難度較高。TI 建議低 EMI 的 HDMI 設計至少採用四層板。雙層板缺少鄰近的接地平面，因此 100 Ω 差分對需要較寬的走線，回流路徑也較難控制。請縮短走線，將差分對安排在同一層，並在另一層下方保持連續的接地覆銅，最後透過 TDR 量測確認結果。

HDMI 佈局結論

HDMI 能否可靠運作，關鍵在於佈局。阻抗、等長匹配、參考平面及 ESD 元件配置都必須一次到位。

本文的 HDMI PCB 佈局指南可歸納為以下優先順序。首先，將訊號分類，並優先處理 TMDS 差分對。其次，維持 100 Ω 差分阻抗。第三，匹配每組差分對內及各組差分對之間的走線長度；若設計採用 HDMI 2.1 FRL，則應遵循供應商指南。第四，選擇 TMDS 訊號層旁具有完整接地平面的疊層結構。第五，將 ESD 保護元件放在連接器旁。

在將檔案交付製造前，請先完成上述檢查清單。如果希望將佈局工作交由專業團隊處理，JLCPCB 的 PCB 設計與佈局服務也能提供協助：上傳原理圖後，工程師便可負責佈線、阻抗規劃及疊層設計。