CAN 匯流排 PCB 佈局指南：打造可靠穩定的通訊網路

CAN 匯流排佈局速查數值

以下是大多數CAN 佈局檢查時會優先確認的數值。

前言

一個在實驗室測試時運作正常的 CAN 節點，一旦連接至車輛或工廠產線，便可能開始出現間歇性匯流排錯誤，甚至無法通過 EMC 測試。團隊往往會先懷疑收發器，但問題通常出在實體佈線；遵循完善的 CAN 匯流排 PCB 佈局指南，才能避免重新打樣。CAN 是由 ISO 11898 定義的差分匯流排，透過 CANH 與 CANL 傳輸訊號，專為應對汽車及工業環境中的雜訊而設計。

但這種抗雜訊能力必須透過電路板佈局妥善維持。收發器無法補救不對稱的走線、缺失的接地平面，或位置錯誤的電阻。在接上任何線纜之前，PCB 佈局便已決定整個匯流排的穩定性。

本指南將 CAN 節點原理圖與實際 PCB 佈局連結起來。參考設計採用 MCP2515 CAN 控制器及 TJA1050 收發器，配置一個由跳線（H1）控制的 120 Ω 終端電阻（R2），以及兩個 CANH／CANL 匯流排連接器（H2、H3）。接下來會介紹元件擺放順序、阻抗與走線寬度、終端匹配及接地設計。所有建議都圍繞同一個目標：讓 CAN 匯流排 PCB 在實際使用環境中的表現，與實驗室測試時一致。

從 CAN 節點原理圖到 PCB 佈局

圖 1：CAN 節點原理圖。

要設計穩定可靠的 CAN 佈局，首先必須了解節點原理圖中各個元件在實體電路上的作用。在原理圖上，每個功能區塊只是一個符號；到了 PCB 上，則會轉化為元件位置、電流路徑及走線長度規則。可以將原理圖視為 PCB 佈局地圖。

CAN 節點的核心功能區塊

• CAN 控制器（U2，MCP2515）：負責處理 CAN 通訊協定，並透過 SPI 與主機通訊，同時產生 TXCAN 及 RXCAN 邏輯訊號。
• CAN 收發器（U1，TJA1050）：將邏輯電平轉換為 CANH／CANL 差分匯流排電平。
• 終端匹配：在匯流排末端節點，透過跳線（H1）接入一個跨接於差分對兩端的 120 Ω 電阻（R2）。
• 匯流排連接器（H2、H3）：兩個 2-pin CANH／CANL 連接器採並聯接線，讓匯流排訊號可以進入及離開節點。
• 輔助元件：包括搭配負載電容的 8 MHz 晶體、去耦電容及重設上拉電阻。這些元件應遠離匯流排差分對。
• 選配保護元件：此參考節點未安裝 TVS／ESD 二極體及共模扼流圈；若使用環境雜訊較大，可額外加入。

雜訊會同時作用於 CANH 與 CANL，而接收器只讀取兩者之間的電壓差，因此共模雜訊可以相互抵消。佈局時必須讓兩條走線保持一致。任何長度、間距或負載不匹配，都可能令原本無害的雜訊轉變為實際通訊錯誤。

從原理圖判斷 PCB 佈局方式

從匯流排連接器開始，沿著訊號路徑往內閱讀原理圖，元件擺放順序便會自然形成：連接器、終端電阻、收發器、CAN 控制器。下一節會將這個順序整理成固定的佈局流程。

CAN 匯流排 PCB 的元件擺放與訊號流向

在 CAN 佈局中，元件擺放比佈線更優先，而且是成本最低、最值得先處理的決策。只需遵循三項簡單原則：在匯流排入口處配置終端匹配、縮短匯流排路徑，以及讓雜訊元件遠離差分對。這三項原則對應訊號在節點中的實際路徑：匯流排連接器、終端電阻、收發器、CAN 控制器。下圖展示了具體順序。

圖 2：CAN 節點由電路板邊緣向內的元件擺放順序：匯流排連接器、終端電阻（R2 與跳線 H1）、收發器 U1、CAN 控制器 U2。CANH／CANL 差分對保持短而直接，較長的走線則留給 TXCAN／RXCAN。

在入口處配置終端匹配：120 Ω 電阻與跳線

將 120 Ω 電阻放在匯流排連接器附近，位於連接器與收發器之間的匯流排路徑上，讓線纜一進入電路板便能看到 120 Ω 終端阻抗。此電阻只應配置於匯流排的實體末端節點，因此應透過跳線控制是否將電阻跨接至 CANH 與 CANL。相關數值及配置方式將在下方的終端匹配章節說明。

選配保護元件：TVS／ESD 二極體及共模扼流圈

此參考節點沒有加入 TVS／ESD 二極體或共模扼流圈，以保持範例簡潔。若應用於車輛、長距離線纜或其他雜訊較大的環境，建議預留相關封裝位置，避免日後需要重新打樣。TVS／ESD 二極體應盡可能靠近連接器，讓突波及 ESD 能量在進入電路板內部前便被導向接地。TI 工程師在其 E2E 技術支援論壇（TI E2E 討論串）也提出相同建議。連接器焊盤與 TVS 之間未受保護的走線應盡可能短；TVS 的接地回路則應透過導通孔直接連接至接地平面，並保持短而寬。過長的接地路徑會增加電感，而這些電感會提高突波發生時收發器實際承受的電壓。請選擇接面電容較低的 TVS，因為額外電容會增加匯流排負載並使訊號邊緣變緩，這在 CAN FD 資料速率下尤其重要。

若有安裝共模扼流圈，應將其放在終端電阻之後、收發器接腳之前。它是雜訊進入晶片前的最後一道濾波級，可雙向抑制共模 EMI：既阻擋從匯流排傳入的雜訊，也抑制從節點向外傳出的雜訊。CANH 與 CANL 經過扼流圈封裝時，走線長度必須保持一致，否則便無法發揮其對稱結構的作用。

讓收發器靠近連接器

盡量縮短收發器接腳與連接器之間的走線距離。從主匯流排路徑分出的任何支線都稱為 stub，而支線會造成阻抗不連續及訊號反射。在 PCB 上，每條支線都應盡可能縮短。

因此，切勿為了連接遠處的連接器，而讓 CANH 與 CANL 橫跨整塊電路板。過長的走線會像一條未終端匹配的匯流排分支。應將匯流排連接器與收發器放在電路板的同一個角落，較長的走線則交由控制器訊號（TXCAN、RXCAN）承擔，因為這些單端邏輯訊號較能容忍長距離佈線。兩個並聯的連接器可讓匯流排直接穿過節點，而不產生額外支線。

差分對佈線與 CAN 匯流排佈局阻抗

圖 3：CANH／CANL 緊密耦合差分對的佈線特寫，標示走線寬度（W）、間距（S）、差分對內等長匹配、全程一致的走線間距、下方完整的接地平面，以及與相鄰訊號至少保持 3W 的間距。

CAN 是具有指定阻抗的差分匯流排。因此，CANH 與 CANL 應作為一組阻抗控制差分對佈線，而不是當作兩條普通數位訊號線處理。

在EasyEDA中，請先建立差分對再開始佈線。開啟 Design，接著選擇 Differential Pair Manager（圖 3a），新增一組差分對，並將 CANH 設定為正端網路、CANL 設定為負端網路（圖 3b）。之後，佈線工具便會依照差分對設計規則中設定的寬度及間距，讓兩條走線保持並行。

圖 3a：在 EasyEDA 的 Design 選單中開啟 Differential Pair Manager。

圖 3b：Differential Pair Manager 中，CANH 設定為正端網路，CANL 設定為負端網路。

以 120 Ω 差分阻抗為目標

ISO 11898-2 將匯流排阻抗定義為 120 Ω，而 TI 的 CAN 收發器文件也以此數值作為終端匹配設計依據（TI 應用說明 SLLA270）。PCB 差分對應以 120 Ω 為設計目標，讓其與線纜及終端電阻相匹配，減少電路板與線束連接處的訊號反射。這正是 CAN 匯流排佈局阻抗設計的核心：電路板應維持與傳輸線一致的阻抗，而不是形成阻抗突變。

阻抗容差要求取決於傳輸速度。傳統 CAN 的容忍度相對較高，但 CAN FD 對阻抗不匹配及訊號反射更加敏感，因此應將差分阻抗控制在 120 Ω 的 ±10% 以內；若資料速率要求更高，則應採用更嚴格的容差。訊號邊緣速度越快，匹配要求就越高，這也是為何在傳統 CAN 1 Mbps 下可正常運作的佈局，到了 CAN FD 數 Mbps 的資料階段仍可能失效。

阻抗由 PCB 疊層結構決定，尤其取決於介電層厚度及介電常數（Er），並不能單靠經驗猜測。請使用阻抗計算器，例如 JLCPCB 阻抗計算器，根據實際疊層結構計算走線幾何尺寸，而不是套用粗略的經驗值。

CAN 匯流排走線寬度與間距

圖 4：JLCPCB 阻抗計算器在 JLC04161H-3313A 四層板疊層結構中，120 Ω 邊緣耦合差分對（非共面）的計算結果：走線寬度 5.2 mil、間距 8 mil，並以 L2 接地平面作為參考。

CAN 匯流排沒有通用的固定走線寬度。必須根據疊層結構，同時計算走線寬度及間距，才能達到 120 Ω 差分阻抗。上方計算結果顯示，在 JLC04161H-3313A 四層板疊層結構中，以 L2 接地平面作為參考時，走線寬度為 5.2 mil（0.132 mm），間距為 8 mil（0.203 mm），可達到 120 Ω 差分阻抗。此結果只適用於該疊層結構，因此應將其視為計算方法的示例，而不是可以直接照抄的固定數值。

讓 EasyEDA 設定與計算結果一致

只有當電路板採用相同的疊層結構及幾何尺寸時，阻抗計算結果才有參考價值。在 EasyEDA 中開啟 Layer Manager，進入 Physical Stacking 分頁，並將介電層厚度設定為阻抗計算器所使用的疊層數值（圖 4a）。接著，在頂層建立差分對規則，輸入計算所得的走線寬度及間距（圖 4b），將其設為預設差分對規則，再使用該規則為 CANH／CANL 佈線。佈線工具便會在整條路徑上維持指定的寬度及間距。

圖 4a：EasyEDA Layer Manager 的 Physical Stacking 分頁，已調整為與阻抗計算器使用的 JLC04161H-3313A 疊層結構一致：1.065 mm 芯板兩側各配置 0.2064 mm 半固化片，總厚度為 1.5782 mm。

圖 4b：EasyEDA 頂層差分對規則 can_120：走線寬度 0.132 mm（最小 0.119 mm、最大 0.145 mm）、間距 0.203 mm，差分對內長度容差為 0.127 mm。

本範例使用的數值整理如下。

有一項通用原則值得留意：120 Ω 高於常見的 90 Ω 及 100 Ω 差分阻抗，因此通常需要採用較細的走線、較大的間距，或同時調整兩者。

確定幾何尺寸後，整條走線都應維持固定間距，確保耦合一致。應盡量避免換層；若無法避免，請在每個訊號導通孔旁配置接地導通孔，為回流電流提供路徑。短距離的傳統 CAN 匯流排相對寬容，但現在便建立 120 Ω 阻抗控制的設計習慣，有助於日後支援 CAN FD。

等長匹配、拓撲結構與支線控制

• 將 CANH 與 CANL 佈設為緊密耦合且等長的差分對。CAN FD 對差分對內長度差的容許範圍應更加嚴格。
• 電路板上應採用菊鏈式拓撲。讓匯流排主路徑直接穿過節點，節點本身則以盡可能短的支線接入。
• 切勿將差分對佈設成星狀拓撲，也不要使用過長的分支。
• 差分對與其他訊號之間至少保持 3W 間距，並遠離雜訊較大的切換網路。

作為參考，ISO 11898 及 TI 收發器資料表指出，傳統 CAN 在 1 Mbps 時的支線長度上限約為 0.3 m（TI 資料表）。TI 的應用說明另外提供一項經驗法則：支線長度不應超過傳輸線臨界長度的三分之一（SLLA270）。CAN FD 的資料階段速率更高，因此依照相同原理，支線必須更短。TI 工程師指出，2 Mbps 時允許的支線長度會縮短，但並未提供固定數值；實際上限取決於拓撲結構，因此不可直接沿用 0.3 m 的數值（TI E2E）。至於 PCB 本身，支線長度應盡可能接近零。

PCB 上的終端匹配設計

圖 5：匯流排末端節點的兩種終端匹配方式：(a) 在 CANH／CANL 之間跨接單一 120 Ω 電阻；(b) 分裂式終端匹配，使用兩個 60 Ω 電阻，並在中點透過 4.7 nF 電容旁路至 GND，圖中亦標示其共模濾波效果。

終端匹配會在匯流排兩端吸收訊號能量，就像一道柔性的屏障，用來抑制訊號回波。只有選用正確的阻值、配置方式及位置，120 Ω 系統才能正常運作。

標準 120 Ω 與分裂式終端匹配

標準終端匹配是在匯流排實體兩端的 CANH 與 CANL 之間，各跨接一個 120 Ω 電阻，理想容差為 1%。本參考節點採用此方式：R2 為 120 Ω，並透過跳線 H1 將其接入差分對。安裝跳線時，電路板作為匯流排末端節點；移除跳線時，則作為匯流排中間節點。在任何 CAN 匯流排 PCB 佈局中，都只能在實體兩端節點配置終端匹配。中間節點不可配置，否則額外負載會破壞匯流排運作。另一種常見方案是分裂式終端匹配，使用兩個 60 Ω 電阻串聯，並在中點透過約 4.7 nF 電容連接至接地。這種方式也能濾除共模雜訊；根據 TI 資料表，它可透過降低共模電壓波動改善電磁輻射表現。請仔細理解其電阻計算方式，因為很容易誤讀。兩個 60 Ω 電阻是串聯，因此在所有頻率下，匯流排看到的差分阻抗都是 120 Ω，而不是 60 Ω 終端匹配。中點電容會阻隔直流，並為高頻共模雜訊提供低阻抗接地路徑，因此不會影響隱性匯流排電平（約 2.5 V）或差分訊號。

電阻與跳線的實際擺放位置

將終端電阻 R2 及其跳線 H1 放在匯流排連接器附近，並直接配置於匯流排路徑上，讓線纜進入電路板時便能看到終端電阻。電阻應位於匯流排主路徑上，而不是掛接在旁邊的支線上。

CANH 與 CANL 經過終端電阻封裝時，兩條路徑的長度應保持對稱。如果元件必須放在底層，請使用短而對稱的回流導通孔。並在絲印上清楚標示跳線功能（例如 TERM），讓安裝人員只在末端節點接上跳線。實際應用上，電路板可能作為末端裝置，也可能作為匯流排中間裝置；透過跳線，同一塊電路板便能兼任這兩種角色。

CAN 匯流排設計中的接地與 EMC

圖 6：改善前後比較：(左) CAN 差分對跨越接地平面分割區，回流路徑被迫繞行，形成較大的電流迴路並增加 EMI 風險；(右) 將差分對重新佈設於完整、未分割的接地平面上，讓回流路徑緊貼走線正下方。

即使是差分對，仍然需要接地平面提供參考。破壞接地平面，是讓原本良好的 CAN 佈局迅速失效的最簡單方式。接下來兩節會介紹回流路徑、濾波方式，以及應避免的設計問題。

確保差分對下方的接地平面完整

雖然 CAN 採用差分訊號傳輸，回流電流仍會在差分對下方流動；走線下方若出現平面分割或間隙，便會形成迴路天線及阻抗突變。切勿讓 CANH 與 CANL 跨越接地平面分割區或挖空區。收發器的去耦電容應靠近電源引腳，並使用較短的接地導通孔；晶體及其負載電容則應靠近 CAN 控制器，並遠離差分對。若加入 TVS 二極體，應確保其下方有完整的接地平面，讓 ESD 電流能沿最低阻抗路徑流向接地。

本節建議適用於非隔離式 CAN 節點，其接地平面必須保持完整。在隔離式 CAN 設計中，匯流排側與控制器側的接地會在隔離屏障處分開，但除了隔離器本身以外，任何訊號或導體都不得跨越該間隙，而且 CANH 與 CANL 絕不可跨越隔離槽佈線。

在不影響訊號的前提下濾除共模雜訊

CAN 節點可使用的濾波元件不多，而本參考節點並未在匯流排上使用任何濾波元件。如果 EMC 測試有此需要，可先在終端電阻之後、收發器接腳之前加入共模扼流圈。另外，也可選配小型濾波電容，將約 40 pF 至 100 pF 的電容分別由 CANH 與 CANL 連接至接地，以改善 ESD 及 EMI 表現。不過，這種做法有其取捨：電容會增加匯流排負載並限制資料速率，因此較適合傳統 CAN，而非 CAN FD。在 TI E2E 一則針對 5 Mbps CAN FD 設計的原理圖審查中，TI 工程師建議移除 100 pF 匯流排電容，或降低其電容量（TI E2E）。還需注意，共模扼流圈可能與匯流排寄生電容產生諧振，因此應選擇額定支援 CAN 資料速率的型號。若要了解 CAN 以外更廣泛的 EMC 防護，可參閱我們的 PCB 設計 EMI 屏蔽指南。

CAN 匯流排 PCB 佈局檢查清單

• 如有安裝 TVS／ESD 二極體，應將其放置在距離匯流排連接器數毫米以內的位置。
• 如有安裝 TVS 二極體，其接地回路應透過短而寬的導通孔直接連接至接地平面。
• 只有在匯流排兩端節點啟用 120 Ω ±1% 終端匹配（安裝跳線）。
• 元件擺放順序為：匯流排連接器、終端電阻、收發器、CAN 控制器。
• 差分對已完成等長匹配，且全程維持固定間距。
• 根據實際疊層結構計算差分阻抗，並控制在 120 Ω 的 ±10% 以內。
• CANH／CANL 下方沒有接地平面分割或挖空區。
• 板上支線已盡可能縮短至接近零。
• 與其他訊號及高雜訊網路之間至少保持 3W 間距。
• TXCAN 連接至收發器 TXD，RXCAN 連接至 RXD，兩條訊號線沒有交叉。
• 晶體及其負載電容靠近 CAN 控制器，並遠離 CANH／CANL。

CAN 匯流排 PCB 佈局常見問題

CAN 匯流排 PCB 佈局總結

可靠的 CAN 匯流排取決於 PCB 佈局。依照訊號路徑擺放元件、使用 120 Ω 阻抗控制差分對、正確配置終端匹配，以及維持接地平面完整，這些措施比升級收發器更能提升系統穩定性。遵循本指南中的 CAN 匯流排 PCB 佈局原則，可避免硬體投入實際環境後才出現難以排查、成本高昂的間歇性匯流排錯誤及 EMC 測試失敗。

電路板定稿前，請逐項完成檢查清單；現在修正每一項問題，遠比日後重新打樣便宜。

如果你希望專注於電路設計，而不想處理 PCB 佈局，可以將原理圖上傳至我們的專業 PCB 佈局服務，由我們的工程師為你完成佈局。