多層 PCB 疊構與佈局設計最佳實務
2 分鐘
- 多層 PCB 設計的常見挑戰:複雜設計為什麼會失效?
- 多層 PCB 疊構設計與層別規劃
- 多層 PCB 佈局與繞線設計準則
- 高速及多層 RF PCB 設計考量
- 多層 PCB 的導通孔設計與散熱管理
- 多層 PCB 設計的製造與 DFM 準則
- 多層 PCB 設計準則常見問題
重點摘要
疊構是設計基礎:各層排列方式會決定訊號完整性、阻抗控制及 EMI 表現,因此必須在繪製第一條走線前完成規劃。
對稱且具有充足參考平面的設計可避免失效:採用平衡疊構,讓每個訊號層都鄰接接地平面,可避免板彎翹、確保回流路徑連續並降低串音。
DFM 規則可確保可製造性:孔深寬比、孔環、材料選擇及對稱鋪銅,都是大量生產可靠電路板的關鍵。
現代電子產品要求高度功能密度及極高資料傳輸速率。這項發展已讓印刷電路板從被動載體轉變為複雜系統中的重要元件。
在高效能環境中,電磁物理會決定各方面的表現。對於採用快速切換邏輯或 RF 元件的系統,多層 PCB 設計已不再是選擇,而是必要條件。
設計能否成功,取決於銅層與介電層的實體排列,也就是會控制訊號完整性及電源穩定性的疊構。
多層 PCB 設計的常見挑戰:複雜設計為什麼會失效?
多層 PCB 設計架構會引入簡單電路板不會遇到的失效模式。這些失效很少單獨發生,通常是多個相互關聯的設計問題共同造成。
訊號完整性與串音問題
頻率達到 GHz 等級時,走線會表現為傳輸線。相鄰走線之間發生電磁耦合時便會產生串音,受干擾走線會從鄰近的干擾源走線感應到電壓或電流。
繞線密度越高,這項問題越難控制。即使時脈頻率不高,只要邊緣轉換速度很快,也可能產生問題。訊號層之間若缺少接地平面,可能形成難以屏蔽的層間寬邊耦合,並經常導致時序失效。
阻抗控制失效
阻抗匹配可消除訊號反射、振鈴及資料遺失。阻抗取決於走線寬度、銅厚及走線與參考平面之間的距離。若未與製造商充分協調,便容易產生問題。
若不知道製造商採用的實際材料,只使用通用公式計算,偏差可能超過 10%。壓合期間的樹脂流動也會改變介電層厚度,使原本設計的 50 Ω 阻抗產生偏移。
不對稱疊構造成板彎翹
機械穩定性與電氣性能同樣重要。熱膨脹作用不平衡時,便會產生板彎及扭曲。常見原因是不對稱疊構,也就是銅厚未以板材中心軸呈鏡像配置。
在 230~250°C 的迴焊製程中,各種材料會以不同速率膨脹。如果一側有厚銅電源平面,而另一側沒有對應平面,電路板便會彎曲,可能造成 BGA 封裝的枕頭效應(Head-in-Pillow)。
優良設計與失敗設計的差別
優良設計會將 PCB 視為波導,而不只是導線,並優先考量訊號傳播,而非單純的電氣連通。
| 設計特性 | 脆弱設計 | 穩健設計 |
|---|---|---|
| 回流路徑 | 訊號跨越分割平面 | 每條訊號下方都有連續接地平面 |
| 疊構對稱性 | 隨意排列各層 | 以核心板為中心鏡像配置 |
| 阻抗 | 使用簡單經驗法則 | 使用電磁場求解器模擬 |
| 導通孔架構 | 過多貫穿孔殘段 | 策略性採用 HDI 及背鑽 |
| 散熱 | 熱源集中 | 分散熱源並採用散熱導通孔 |
多層 PCB 疊構設計與層別規劃
疊構是電路板的設計基礎,會決定整體電氣環境,因此必須在繪製任何走線前完成規劃。
什麼是 PCB 疊構?
多層 PCB 疊構是由銅箔、半固化膠片及核心板依序組成。核心板是兩面覆有銅箔的硬質層壓板,半固化膠片則是半固化的黏合材料。經過高溫高壓後,這些材料會熔合成一體。
層數與配置
設計複雜度及元件密度會決定所需層數。四層 PCB 適合簡單設計;若設計包含大量高密度 BGA(間距小於 0.65 mm),則可能需要 8、16 或 32 層,才能提供足夠的繞線層及平面層。
訊號、電源與接地層排列
正確的層別排列可降低雜訊,請遵循以下核心原則:
鄰接參考平面:高速訊號層應放在完整接地平面旁邊。
緊密耦合平面:電源與接地平面應保持較小間距,例如 3 mil,以提高平面間電容並降低電源阻抗。
正交繞線:若相鄰兩層都用於訊號,應讓一層採水平走線,另一層採垂直走線,以降低串音。
針對 EMI 與訊號完整性的疊構
有效的 EMI 控制會運用法拉第籠原理。將高速訊號夾在接地平面之間,可限制電磁能量向外輻射。多 GHz 設計應優先使用內層帶狀線,而非表層微帶線,以獲得更佳屏蔽效果。
四層、六層及八層 PCB 的標準疊構
採用標準參數可提高精度並降低成本。
1四層標準疊構(1.6 mm)
四層配置是專業電子設計與高成本效益原型製作的基本選擇,採用訊號-接地-電源-訊號排列。主要訊號層具有專用接地參考,可降低 EMI,並為標準嵌入式系統在低製造成本與可靠配電之間提供穩定平衡。
| 層別 | 材料 | 厚度(mm) | 功能 |
|---|---|---|---|
| 頂層 | 銅(1 oz) | 0.035 | 元件及關鍵訊號 |
| L2 | 銅(0.5 oz) | 0.0152 | 連續接地平面 |
| 核心板 | FR-4 | 1.065 | 結構強度 |
| L3 | 銅(0.5 oz) | 0.0152 | 電源平面 |
| 底層 | 銅(1 oz) | 0.035 | 繞線 |
參考:JLCPCB JLC04161H-7628 標準疊構
2六層標準疊構(1.6 mm)
六層配置可明顯提高繞線密度及訊號隔離能力,採用訊號-接地-訊號-訊號-電源-訊號排列。內部帶狀線層可自然隔離外部電磁雜訊,提供更優異的訊號完整性,適合具有高速數位介面的設計。
| 層別 | 材料 | 厚度(mm) | 功能 |
|---|---|---|---|
| 頂層 | 銅(1 oz) | 0.035 | 高速微帶線 |
| L2 | 銅(0.5 oz) | 0.0152 | 接地平面 |
| L3 | 銅(0.5 oz) | 0.0152 | 內部訊號(帶狀線) |
| L4 | 銅(0.5 oz) | 0.0152 | 內部訊號(帶狀線) |
| L5 | 銅(0.5 oz) | 0.0152 | 電源平面 |
| 底層 | 銅(1 oz) | 0.035 | 非關鍵訊號 |
參考:JLCPCB JLC06161H-3313 標準疊構
3八層高效能疊構(1.6 mm)
八層配置是 PCIe Gen 4 或 DDR4 等高速系統的高階標準,採用訊號-接地-訊號-電源-接地-訊號-電源-訊號排列。每個訊號層都鄰接參考平面,可提供優異隔離效果及低阻抗電源分配網路(PDN)。
| 層別 | 材料 | 厚度(mm) | 功能 |
|---|---|---|---|
| 頂層 | 銅(1 oz) | 0.035 | 高速微帶線/元件 |
| L2 | 銅(0.5 oz) | 0.0152 | 參考接地平面 |
| L3 | 銅(0.5 oz) | 0.0152 | 內部訊號(帶狀線) |
| L4 | 銅(0.5 oz) | 0.0152 | 主要電源平面 |
| L5 | 銅(0.5 oz) | 0.0152 | 屏蔽接地平面 |
| L6 | 銅(0.5 oz) | 0.0152 | 內部訊號(帶狀線) |
| L7 | 銅(0.5 oz) | 0.0152 | 次要電源平面 |
| 底層 | 銅(1 oz) | 0.035 | 非關鍵訊號及繞線 |
參考:JLCPCB JLC08161H-3313 標準疊構
多層 PCB 佈局與繞線設計準則
佈局必須確實執行疊構所定義的設計策略。
元件配置最佳實務
元件配置會決定繞線的實體限制。
功能分區:將電源、MCU 及 RF 等功能分區,避免數位雜訊干擾類比接腳。
去耦位置:去耦電容應靠近 IC 電源接腳,走線則應盡可能縮短,以降低電感。
熱源分布:分散高功率元件以避免形成熱點,並利用內部銅平面協助散熱。
各層繞線策略
應為每一層指定優先用途。關鍵時脈及差動對宜配置在內層,以維持穩定阻抗並獲得 EMI 屏蔽。平面層應保持連續,避免因過多導通孔避空區而形成類似瑞士起司的破碎平面。
差動對與等長設計
USB 或 PCIe 等高速資料通常採用差動傳輸。
保持固定間距:差動對間距固定時,差動阻抗才能維持一致。
等長設計:使用蛇形繞線,確保訊號同時到達接收端。
導通孔對稱:兩條差動走線應同時換層,並採用相同的導通孔結構。
降低串音與雜訊
遵循 3W 規則:走線中心間距應為線寬的三倍。GHz 時脈可採用 4W 或 5W。接地鋪銅應以不大於 λ/10 的間距,透過接地導通孔連接至內部平面,以免鋪銅成為天線。
高速及多層 RF PCB 設計考量
在高速條件下,訊號上升時間會短於訊號通過走線所需時間。多層 RF PCB 設計因此必須運用傳輸線理論。
控制阻抗設計
頻率超過 100 MHz 時,需要維持均勻的 50 Ω 阻抗。FR-4 在高於 5 GHz 的頻率下可能造成較大訊號損耗,此類應用可考慮 Rogers 或 Megtron 等高效能板材。
回流路徑與參考平面
回流電流會選擇電感最低的路徑,也就是訊號走線正上方或正下方。訊號絕不可跨越平面分割,否則回流電流會被迫繞行,形成輻射 EMI 的天線。若必須換層,應在附近加入接地縫合導通孔或縫合電容,以銜接回流路徑。
高速訊號繞線
高速繞線需要精確幾何形狀。未使用的導通孔殘段可能儲存能量並造成反射,可採用盲孔或背鑽去除共振殘段。尖銳轉角也會破壞阻抗,應以 45 度斜角或平滑曲線取代 90 度轉角。RF 走線的彎曲半徑應至少為線寬的三倍。
RF 與混合訊號佈局
RF 訊號需要極佳隔離。RF 區域與數位區域應相隔至少 1~2 cm,並使用帶有導通孔圍籬的接地共平面波導(GCPW)提供側向屏蔽。
多層 PCB 的導通孔設計與散熱管理
導通孔不只是垂直導線,也是多層 PCB 設計中的重要結構,會影響訊號完整性及熱傳導。設計這些垂直連接時,必須平衡電氣連通與散熱需求。
導通孔類型:貫穿孔、盲孔與埋孔
導通孔的選擇會同時影響繞線密度與製造成本。
貫穿孔:鑽穿整片電路板,成本低,但會在未連接的內層形成殘段並造成訊號反射。
盲孔:連接外層與一個或多個內層,可保留電路板另一側寶貴的繞線空間。
埋孔:完全位於板內,只連接內層而不延伸至表面。複雜高密度佈局需要這類結構,但製造複雜度也會提高。
微孔與 HDI 設計
高密度互連(HDI)技術以微孔為基礎。微孔尺寸極小,通常以雷射鑽孔且只跨越一層介電材料。它幾乎沒有導通孔殘段,寄生電容也非常低,因此適合 PCIe Gen 5 等多 Gb/s 介面。
熱隔離與散熱
在多層 PCB 中,銅平面可橫向擴散熱量。工程師會利用散熱導通孔垂直傳遞熱量,將貫穿孔陣列放在發熱元件正下方,把熱能傳導至內部接地平面。
然而在組裝時,直接連接大面積銅箔可能造成冷銲。熱隔離輻條可在銲接時提供足夠熱阻,同時於正常運作期間維持可靠的散熱路徑。
導通孔位置最佳化
導通孔應妥善配置,避免中斷回流路徑。接地平面上的導通孔不宜過度集中在小範圍內,否則會形成瑞士起司效應,提高接地平面阻抗並影響電流。進行散熱設計時,可在功率銲墊下方以網格排列導通孔,典型間距為 1.0~1.2 mm。為防止銲料吸入孔內,應以非導電環氧樹脂塞孔並覆銅蓋孔。
多層 PCB 設計的製造與 DFM 準則
電路板的可製造性對最終品質至關重要。可製造性設計(DFM)可確保電路板以高良率生產,避免昂貴改版並維持可靠度。
可製造性設計(DFM)
有效的 DFM 可銜接數位 CAD 資料與實際製造。
孔深寬比:板厚與鑽孔直徑的比例不應超過 10:1。深寬比過高,製造商便難以在導通孔孔壁均勻電鍍銅層。
孔環:鑽孔周圍應保留至少 0.15 mm(6 mil)的孔環,為壓合及機械鑽孔時的對位偏移提供安全餘量。
材料選擇與成本控制
材料選擇取決於散熱及頻率需求。一般可使用 Tg 135~140°C 的標準 FR-4;無鉛迴焊則經常需要 Tg 170°C 的高 Tg FR-4,以避免板材分層。請避免不必要地增加壓合次數,因為每組盲孔或埋孔都可能需要額外一次壓合,進而提高單位成本。
組裝與測試考量
無法進行測試的電路板會成為產品風險。
光學定位點:板面應配置三個全域光學定位點,引導自動貼片機進行定位。
測試點:每個關鍵網路都應具有測試點。請勿以尺寸極小且脆弱的導通孔作為探針接觸點,應為飛針或針床測試設置專用銲墊。
應避免的常見設計錯誤
設計診斷審查經常發現以下會延誤生產的重複性錯誤:
酸液陷阱:走線交會處不可形成銳角,否則會積聚蝕刻藥液,造成走線過度蝕刻並變得脆弱。
對稱性問題:多層 PCB 疊構應始終保持對稱。銅厚分布不均會讓電路板在迴焊爐中彎翹。
封裝焊墊鏡像:請再次確認元件底視圖的接腳配置。封裝焊墊圖案鏡像是常見錯誤,可能讓首批原型完全無法使用。
多層 PCB 設計檢查表
提交設計前,請確認以下項目:
| 檢查項目 | 要求/目標 |
|---|---|
| 疊構對稱性 | 銅厚以中央核心板為基準呈鏡像配置 |
| 參考平面連續性 | 高速訊號不跨越接地平面分割 |
| 回流導通孔 | 所有換層處都有接地縫合導通孔 |
| 3W 間距 | 所有時脈及資料選通信號均採用 3W 規則 |
| 孔環 | 至少 0.15 mm |
| 光學定位點 | 每一板面都有三個全域定位點 |
結論:多層 PCB 設計準則
要掌握多層 PCB 設計準則,必須將電路板視為精密傳輸環境。成功的關鍵在於對稱、具有充足參考平面的疊構,以及連續的訊號回流路徑。工程師若以物理原理為優先,便能避免訊號完整性及機械問題,打造可靠的高效能 PCB 設計。
多層 PCB 設計準則常見問題
問:何時需要使用高 Tg 板材?
如果採用無鉛電路板組裝,或電路板會在高溫工業環境中運作,建議選擇 Tg 170°C 的高 Tg 板材,以避免分層或導通孔裂紋。
問:高速訊號可以繞在電源平面上方嗎?
可以,但電源平面的雜訊通常高於接地平面。必須確保平面完整連續,並在訊號兩端將電源平面妥善去耦至接地,以提供回流電流路徑。
問:為什麼不建議使用奇數層?
5 層或 7 層等奇數層配置在結構上不平衡。製造商通常會以再增加一層的偶數層結構製作,以避免壓合期間出現嚴重板彎翹。
持續學習
多層 PCB 疊構與佈局設計最佳實務
重點摘要 疊構是設計基礎:各層排列方式會決定訊號完整性、阻抗控制及 EMI 表現,因此必須在繪製第一條走線前完成規劃。 對稱且具有充足參考平面的設計可避免失效:採用平衡疊構,讓每個訊號層都鄰接接地平面,可避免板彎翹、確保回流路徑連續並降低串音。 DFM 規則可確保可製造性:孔深寬比、孔環、材料選擇及對稱鋪銅,都是大量生產可靠電路板的關鍵。 現代電子產品要求高度功能密度及極高資料傳輸速率。這項發展已讓印刷電路板從被動載體轉變為複雜系統中的重要元件。 在高效能環境中,電磁物理會決定各方面的表現。對於採用快速切換邏輯或 RF 元件的系統,多層 PCB 設計已不再是選擇,而是必要條件。 設計能否成功,取決於銅層與介電層的實體排列,也就是會控制訊號完整性及電源穩定性的疊構。 多層 PCB 設計的常見挑戰:複雜設計為什麼會失效? 多層 PCB 設計架構會引入簡單電路板不會遇到的失效模式。這些失效很少單獨發生,通常是多個相互關聯的設計問題共同造成。 訊號完整性與串音問題 頻率達到 GHz 等級時,走線會表現為傳輸線。相鄰走線之間發生電磁耦合時便會產生串音,受干擾走線會從鄰近的干擾源走線感應到電壓或電流。 繞線密......
PCB 佈局設計服務如何提升電路板效能?
有一個常見迷思會讓硬體團隊付出成本:只要原理圖正確,電路板就一定能正常工作。事實上,原理圖只能帶你走到一半。真正讓產品穩定運作的,是實際的 PCB 佈局。 PCB 佈局會將電路圖轉化為可製造、可交付的實體產品。它同時控制訊號完整性、熱行為、EMI 以及組裝良率。隨著設計速度與密度不斷提升,PCB 佈局本身已成為一門獨立的專業。 但並非每個工程團隊都能承擔這些工作。隨著設計越來越複雜,團隊往往難以同時滿足時程與技術要求。這也是 PCB layout design services 成為工程團隊常用資源的原因。 JLCPCB 出色的 PCB 佈局服務 正是為此而生。我們多年累積的經驗與成熟的設計軟體,正是品質的有力證明。 為什麼良好的電路板佈局很重要? PCB 佈局是電路設計的實體實現,包括元件放置、走線路由與層疊結構設計。雖然原理圖定義了邏輯關係,但佈局決定了訊號與電源在板上的實際路徑,也決定了整體電路板功能是否可靠。 它是理論設計與高性能、可製造產品之間不可或缺的橋樑。 不良佈局實際上會是什麼樣子? 不良設計很少會以非常明顯的方式立即失效。更常見的是,它會隨機失效:電路板在工作台測試時正常,但在初......
PCB 設計與佈局有何不同?
PCB 設計與佈局的核心流程 將一個概念轉化為可製造的電路板,是一個細緻且嚴謹的流程。本節將拆解其中的基礎階段,說明如何銜接邏輯設計與實體實作之間的落差。 原理圖繪製與電路設計流程 整個生命週期從原理圖繪製開始,由電機工程師使用標準化符號定義電路邏輯。此階段的目標是確保電氣連接正確:包含定義網路名稱、指定元件數值,讓裝置能實現預期功能。 元件選型與資料庫準備 開發成功的關鍵,在於選擇合適的元件並建立正確的元件資料庫。這不僅包括確認電氣規格,也包括確保每個元件都有經過驗證的原理圖符號,以及與實體封裝相符的準確 PCB 封裝。 PCB 佈局規劃與電路板疊構設計 在開始走線之前,必須先透過疊構設計定義電路板的實體架構。這包括選擇層數與要使用的介電材料,以提供所需的訊號隔離與電源分配能力。 元件擺放最佳化策略 擺放階段可能是整個佈局流程中最具影響力的一步。工程師會仔細擺放元件,以縮短訊號路徑、降低熱點,並隔離敏感類比訊號與雜訊較高的數位邏輯。 走線與訊號完整性考量 走線是根據 netlist,使用銅箔走線連接元件焊墊的過程。對於高速訊號而言,這需要深入理解訊號完整性,包括等長匹配、走線規劃、差動對走線,以......
EMI 與 EMC:完整詳細比較指南
在現代電子技術中,每一條電路都可同時視為發射器與接收器。從高效能伺服器到簡單的 IoT 感測器,所有裝置都共存於看不見的電磁輻射海洋中。若對這股能量管理不當,所產生的雜訊將導致效能異常、資料遺失,甚至系統完全停機。這場拉鋸戰正是電磁干擾(EMI)與電磁相容性(EMC)的領域。 對工程師或設計者而言,混淆這兩個術語不只是語義錯誤,更是根本誤解,可能導致產品失敗、不必要的重設成本,並錯失上市時機。本文並非表面概述,而是提供工程師的詳細技術指南:先簡單定義EMI 與 EMC 是什麼,再深入探討關鍵的EMI vs. EMC關係及其對專業 PCB 佈局的巨大影響。 什麼是 EMI?「雜訊」問題 電磁干擾(EMI)依定義是一種效應或現象:它是導致電子設備效能降低的不受歡迎電磁能量,也就是問題本身。這種「雜訊」可能干擾、降低或徹底損壞電子元件或系統,從翻轉記憶體位元到造成全系統停機。 從法規角度,EMI 定義為任何中斷、阻礙或降低電子設備有效效能的電磁擾動。它是電磁能量從干擾源傳遞到受害者的可量化、可測量結果,受馬克士威方程式支配。此「雜訊」並非抽象,而以特定單位量化:電場用伏特/米(V/m)、磁場用安培/米(......
PCB 佈線的原則與技巧是什麼?
印刷電路板(PCB)是電子設備中不可或缺的一部分,其性能與可靠度直接影響整個系統的運作。PCB 是 Printed Circuit Board 的縮寫,也稱為印刷線路板,是一種關鍵的電子元件,既是電子元件的支撐體,也是它們之間電氣連接的媒介。之所以稱為「印刷」電路板,是因為它採用電子印刷技術製作而成。 佈線是 PCB 設計中的關鍵步驟,決定了電路板的性能與穩定性。本文將探討 PCB 佈線的原理與實用技巧,幫助工程師在設計中獲得更好的成果。 PCB 佈線原理: 遵循電路圖: 佈線時應嚴格依照電路圖,確保連接正確,避免短路或斷路。電路中的每個元件在佈線時都應標註清楚,以便日後維護與除錯。 考量訊號流向: 佈線時需考慮訊號路徑,盡量縮短訊號走線,以減少訊號衰減與雜訊。對於高頻訊號,應注意阻抗匹配,避免訊號反射與失真。 分層佈線: 在多層 PCB 中,應依據電路功能分層佈線。例如,電源層與接地層應分開佈線以降低雜訊,不同訊號層也應隔離,防止互相干擾。 避免 90 度轉角:訊號走線在傳輸過程中應避免尖銳的 90 度轉角,因為這會增加訊號反射與雜訊,降低訊號品質。必要時可使用 45 度轉角或弧形走線過渡。 接......
駕馭高速訊號的維度:2026 多層印刷電路板疊層設計與阻抗控制深度指南
當硬體工程師在EDA軟體中選擇「新增層」操作時,實際上已進入一場複雜的策略權衡過程。這個過程的核心不再只是拓展佈線空間,而是精準控制電磁能量的分佈與傳導。在目前高頻電路設計領域,多層PCB設計的底層概念已經發生了根本性的改變。設計者面臨的挑戰不再僅限於在電路板表面鋪設走線,而是在介質材料內部精確引導電磁波的傳播路徑。 訊號完整性(SI)與電源完整性(PI)的最終表現,在很大程度上取決於多層PCB堆疊結構設計的確定時刻。對於追求極致穩健性的工程師而言,深入理解多層PCB結構設計的規律與細節,成為其不可或缺的指導工具。這種指導不僅提升了設計的準確性,也將研發過程從初級的原型驗證推向工業級產品的高品質實現階段。 一、物理層的博弈:PCB 疊層隱藏的設計哲學 在雙面板時代,我們習慣用「點對點」的方式思考電路連接,但到了多層PCB設計,關鍵變成了「參考平面」的設定。 電磁波在傳輸線中傳輸時,需要一個緊靠的回流路徑。如果這個路徑斷開,或者因為PCB層排列不合理而偏移,訊號就像失去河道的水一樣,會四處尋找迴路,結果可能造成嚴重的串擾和輻射問題。 在設計高效率的PCB疊層結構時,我們必須遵守「磁通抵消」的原則。透......
