This website requires JavaScript.
優惠券 下載應用程式
寄往
部落格

多層 PCB 疊構與佈局設計最佳實務

最初發布於 Jul 16, 2026, 更新於 Jul 16, 2026

2 分鐘

目錄
  • 多層 PCB 設計的常見挑戰:複雜設計為什麼會失效?
  • 多層 PCB 疊構設計與層別規劃
  • 多層 PCB 佈局與繞線設計準則
  • 高速及多層 RF PCB 設計考量
  • 多層 PCB 的導通孔設計與散熱管理
  • 多層 PCB 設計的製造與 DFM 準則
  • 多層 PCB 設計準則常見問題

重點摘要

疊構是設計基礎:各層排列方式會決定訊號完整性、阻抗控制及 EMI 表現,因此必須在繪製第一條走線前完成規劃。

對稱且具有充足參考平面的設計可避免失效:採用平衡疊構,讓每個訊號層都鄰接接地平面,可避免板彎翹、確保回流路徑連續並降低串音。

DFM 規則可確保可製造性:孔深寬比、孔環、材料選擇及對稱鋪銅,都是大量生產可靠電路板的關鍵。

現代電子電路板的多層 PCB 設計概覽

現代電子產品要求高度功能密度及極高資料傳輸速率。這項發展已讓印刷電路板從被動載體轉變為複雜系統中的重要元件。

在高效能環境中,電磁物理會決定各方面的表現。對於採用快速切換邏輯或 RF 元件的系統,多層 PCB 設計已不再是選擇,而是必要條件。

設計能否成功,取決於銅層與介電層的實體排列,也就是會控制訊號完整性及電源穩定性的疊構。

多層 PCB 設計的常見挑戰:複雜設計為什麼會失效?

多層 PCB 導通孔類型:貫穿孔、埋孔及微孔

多層 PCB 設計架構會引入簡單電路板不會遇到的失效模式。這些失效很少單獨發生,通常是多個相互關聯的設計問題共同造成。

訊號完整性與串音問題

頻率達到 GHz 等級時,走線會表現為傳輸線。相鄰走線之間發生電磁耦合時便會產生串音,受干擾走線會從鄰近的干擾源走線感應到電壓或電流。

繞線密度越高,這項問題越難控制。即使時脈頻率不高,只要邊緣轉換速度很快,也可能產生問題。訊號層之間若缺少接地平面,可能形成難以屏蔽的層間寬邊耦合,並經常導致時序失效。

阻抗控制失效

阻抗匹配可消除訊號反射、振鈴及資料遺失。阻抗取決於走線寬度、銅厚及走線與參考平面之間的距離。若未與製造商充分協調,便容易產生問題。

若不知道製造商採用的實際材料,只使用通用公式計算,偏差可能超過 10%。壓合期間的樹脂流動也會改變介電層厚度,使原本設計的 50 Ω 阻抗產生偏移。

不對稱疊構造成板彎翹

機械穩定性與電氣性能同樣重要。熱膨脹作用不平衡時,便會產生板彎及扭曲。常見原因是不對稱疊構,也就是銅厚未以板材中心軸呈鏡像配置。

在 230~250°C 的迴焊製程中,各種材料會以不同速率膨脹。如果一側有厚銅電源平面,而另一側沒有對應平面,電路板便會彎曲,可能造成 BGA 封裝的枕頭效應(Head-in-Pillow)。

優良設計與失敗設計的差別

優良設計會將 PCB 視為波導,而不只是導線,並優先考量訊號傳播,而非單純的電氣連通。

設計特性 脆弱設計 穩健設計
回流路徑訊號跨越分割平面每條訊號下方都有連續接地平面
疊構對稱性隨意排列各層以核心板為中心鏡像配置
阻抗使用簡單經驗法則使用電磁場求解器模擬
導通孔架構過多貫穿孔殘段策略性採用 HDI 及背鑽
散熱熱源集中分散熱源並採用散熱導通孔

多層 PCB 疊構設計與層別規劃

疊構是電路板的設計基礎,會決定整體電氣環境,因此必須在繪製任何走線前完成規劃。

什麼是 PCB 疊構?

標準四層 PCB 疊構圖

多層 PCB 疊構是由銅箔、半固化膠片及核心板依序組成。核心板是兩面覆有銅箔的硬質層壓板,半固化膠片則是半固化的黏合材料。經過高溫高壓後,這些材料會熔合成一體。

層數與配置

設計複雜度及元件密度會決定所需層數。四層 PCB 適合簡單設計;若設計包含大量高密度 BGA(間距小於 0.65 mm),則可能需要 8、16 或 32 層,才能提供足夠的繞線層及平面層。

訊號、電源與接地層排列

正確的層別排列可降低雜訊,請遵循以下核心原則:

鄰接參考平面:高速訊號層應放在完整接地平面旁邊。

緊密耦合平面:電源與接地平面應保持較小間距,例如 3 mil,以提高平面間電容並降低電源阻抗。

正交繞線:若相鄰兩層都用於訊號,應讓一層採水平走線,另一層採垂直走線,以降低串音。

針對 EMI 與訊號完整性的疊構

有效的 EMI 控制會運用法拉第籠原理。將高速訊號夾在接地平面之間,可限制電磁能量向外輻射。多 GHz 設計應優先使用內層帶狀線,而非表層微帶線,以獲得更佳屏蔽效果。

四層、六層及八層 PCB 的標準疊構

採用標準參數可提高精度並降低成本。

1四層標準疊構(1.6 mm)

四層配置是專業電子設計與高成本效益原型製作的基本選擇,採用訊號-接地-電源-訊號排列。主要訊號層具有專用接地參考,可降低 EMI,並為標準嵌入式系統在低製造成本與可靠配電之間提供穩定平衡。

層別 材料 厚度(mm) 功能
頂層銅(1 oz)0.035元件及關鍵訊號
L2銅(0.5 oz)0.0152連續接地平面
核心板FR-41.065結構強度
L3銅(0.5 oz)0.0152電源平面
底層銅(1 oz)0.035繞線

參考:JLCPCB JLC04161H-7628 標準疊構

2六層標準疊構(1.6 mm)

六層配置可明顯提高繞線密度及訊號隔離能力,採用訊號-接地-訊號-訊號-電源-訊號排列。內部帶狀線層可自然隔離外部電磁雜訊,提供更優異的訊號完整性,適合具有高速數位介面的設計。

層別 材料 厚度(mm) 功能
頂層銅(1 oz)0.035高速微帶線
L2銅(0.5 oz)0.0152接地平面
L3銅(0.5 oz)0.0152內部訊號(帶狀線)
L4銅(0.5 oz)0.0152內部訊號(帶狀線)
L5銅(0.5 oz)0.0152電源平面
底層銅(1 oz)0.035非關鍵訊號

參考:JLCPCB JLC06161H-3313 標準疊構

3八層高效能疊構(1.6 mm)

八層配置是 PCIe Gen 4 或 DDR4 等高速系統的高階標準,採用訊號-接地-訊號-電源-接地-訊號-電源-訊號排列。每個訊號層都鄰接參考平面,可提供優異隔離效果及低阻抗電源分配網路(PDN)。

層別 材料 厚度(mm) 功能
頂層銅(1 oz)0.035高速微帶線/元件
L2銅(0.5 oz)0.0152參考接地平面
L3銅(0.5 oz)0.0152內部訊號(帶狀線)
L4銅(0.5 oz)0.0152主要電源平面
L5銅(0.5 oz)0.0152屏蔽接地平面
L6銅(0.5 oz)0.0152內部訊號(帶狀線)
L7銅(0.5 oz)0.0152次要電源平面
底層銅(1 oz)0.035非關鍵訊號及繞線

參考:JLCPCB JLC08161H-3313 標準疊構

多層 PCB 佈局與繞線設計準則

多層 PCB 繞線的 3D 示意圖

佈局必須確實執行疊構所定義的設計策略。

元件配置最佳實務

元件配置會決定繞線的實體限制。

功能分區:將電源、MCU 及 RF 等功能分區,避免數位雜訊干擾類比接腳。

去耦位置:去耦電容應靠近 IC 電源接腳,走線則應盡可能縮短,以降低電感。

熱源分布:分散高功率元件以避免形成熱點,並利用內部銅平面協助散熱。

各層繞線策略

應為每一層指定優先用途。關鍵時脈及差動對宜配置在內層,以維持穩定阻抗並獲得 EMI 屏蔽。平面層應保持連續,避免因過多導通孔避空區而形成類似瑞士起司的破碎平面。

差動對與等長設計

USB 或 PCIe 等高速資料通常採用差動傳輸。

保持固定間距:差動對間距固定時,差動阻抗才能維持一致。

等長設計:使用蛇形繞線,確保訊號同時到達接收端。

導通孔對稱:兩條差動走線應同時換層,並採用相同的導通孔結構。

降低串音與雜訊

遵循 3W 規則:走線中心間距應為線寬的三倍。GHz 時脈可採用 4W 或 5W。接地鋪銅應以不大於 λ/10 的間距,透過接地導通孔連接至內部平面,以免鋪銅成為天線。

需要多層 PCB 佈局協助嗎?

專業設計可讓高速訊號保持乾淨。

立即開始

高速及多層 RF PCB 設計考量

採用金屬表面處理的高精度多層 PCB

在高速條件下,訊號上升時間會短於訊號通過走線所需時間。多層 RF PCB 設計因此必須運用傳輸線理論。

控制阻抗設計

頻率超過 100 MHz 時,需要維持均勻的 50 Ω 阻抗。FR-4 在高於 5 GHz 的頻率下可能造成較大訊號損耗,此類應用可考慮 Rogers 或 Megtron 等高效能板材。

回流路徑與參考平面

回流電流會選擇電感最低的路徑,也就是訊號走線正上方或正下方。訊號絕不可跨越平面分割,否則回流電流會被迫繞行,形成輻射 EMI 的天線。若必須換層,應在附近加入接地縫合導通孔或縫合電容,以銜接回流路徑。

高速訊號繞線

高速繞線需要精確幾何形狀。未使用的導通孔殘段可能儲存能量並造成反射,可採用盲孔或背鑽去除共振殘段。尖銳轉角也會破壞阻抗,應以 45 度斜角或平滑曲線取代 90 度轉角。RF 走線的彎曲半徑應至少為線寬的三倍。

RF 與混合訊號佈局

RF 訊號需要極佳隔離。RF 區域與數位區域應相隔至少 1~2 cm,並使用帶有導通孔圍籬的接地共平面波導(GCPW)提供側向屏蔽。

多層 PCB 的導通孔設計與散熱管理

用於 PCB 散熱的導通孔陣列

導通孔不只是垂直導線,也是多層 PCB 設計中的重要結構,會影響訊號完整性及熱傳導。設計這些垂直連接時,必須平衡電氣連通與散熱需求。

導通孔類型:貫穿孔、盲孔與埋孔

導通孔的選擇會同時影響繞線密度與製造成本。

貫穿孔:鑽穿整片電路板,成本低,但會在未連接的內層形成殘段並造成訊號反射。

盲孔:連接外層與一個或多個內層,可保留電路板另一側寶貴的繞線空間。

埋孔:完全位於板內,只連接內層而不延伸至表面。複雜高密度佈局需要這類結構,但製造複雜度也會提高。

微孔與 HDI 設計

高密度互連(HDI)技術以微孔為基礎。微孔尺寸極小,通常以雷射鑽孔且只跨越一層介電材料。它幾乎沒有導通孔殘段,寄生電容也非常低,因此適合 PCIe Gen 5 等多 Gb/s 介面。

熱隔離與散熱

在多層 PCB 中,銅平面可橫向擴散熱量。工程師會利用散熱導通孔垂直傳遞熱量,將貫穿孔陣列放在發熱元件正下方,把熱能傳導至內部接地平面。

然而在組裝時,直接連接大面積銅箔可能造成冷銲。熱隔離輻條可在銲接時提供足夠熱阻,同時於正常運作期間維持可靠的散熱路徑。

導通孔位置最佳化

導通孔應妥善配置,避免中斷回流路徑。接地平面上的導通孔不宜過度集中在小範圍內,否則會形成瑞士起司效應,提高接地平面阻抗並影響電流。進行散熱設計時,可在功率銲墊下方以網格排列導通孔,典型間距為 1.0~1.2 mm。為防止銲料吸入孔內,應以非導電環氧樹脂塞孔並覆銅蓋孔。

多層 PCB 設計的製造與 DFM 準則

電路板的可製造性對最終品質至關重要。可製造性設計(DFM)可確保電路板以高良率生產,避免昂貴改版並維持可靠度。

可製造性設計(DFM)

有效的 DFM 可銜接數位 CAD 資料與實際製造。

孔深寬比:板厚與鑽孔直徑的比例不應超過 10:1。深寬比過高,製造商便難以在導通孔孔壁均勻電鍍銅層。

孔環:鑽孔周圍應保留至少 0.15 mm(6 mil)的孔環,為壓合及機械鑽孔時的對位偏移提供安全餘量。

材料選擇與成本控制

材料選擇取決於散熱及頻率需求。一般可使用 Tg 135~140°C 的標準 FR-4;無鉛迴焊則經常需要 Tg 170°C 的高 Tg FR-4,以避免板材分層。請避免不必要地增加壓合次數,因為每組盲孔或埋孔都可能需要額外一次壓合,進而提高單位成本。

組裝與測試考量

無法進行測試的電路板會成為產品風險。

光學定位點:板面應配置三個全域光學定位點,引導自動貼片機進行定位。

測試點:每個關鍵網路都應具有測試點。請勿以尺寸極小且脆弱的導通孔作為探針接觸點,應為飛針或針床測試設置專用銲墊。

應避免的常見設計錯誤

設計診斷審查經常發現以下會延誤生產的重複性錯誤:

酸液陷阱:走線交會處不可形成銳角,否則會積聚蝕刻藥液,造成走線過度蝕刻並變得脆弱。

對稱性問題:多層 PCB 疊構應始終保持對稱。銅厚分布不均會讓電路板在迴焊爐中彎翹。

封裝焊墊鏡像:請再次確認元件底視圖的接腳配置。封裝焊墊圖案鏡像是常見錯誤,可能讓首批原型完全無法使用。

多層 PCB 設計檢查表

提交設計前,請確認以下項目:

檢查項目 要求/目標
疊構對稱性銅厚以中央核心板為基準呈鏡像配置
參考平面連續性高速訊號不跨越接地平面分割
回流導通孔所有換層處都有接地縫合導通孔
3W 間距所有時脈及資料選通信號均採用 3W 規則
孔環至少 0.15 mm
光學定位點每一板面都有三個全域定位點
JLCPCB 可協助您規劃多層 PCB 疊構

從設計初期就針對製造進行最佳化。

立即開始

結論:多層 PCB 設計準則

要掌握多層 PCB 設計準則,必須將電路板視為精密傳輸環境。成功的關鍵在於對稱、具有充足參考平面的疊構,以及連續的訊號回流路徑。工程師若以物理原理為優先,便能避免訊號完整性及機械問題,打造可靠的高效能 PCB 設計。

多層 PCB 設計準則常見問題

問:何時需要使用高 Tg 板材?

如果採用無鉛電路板組裝,或電路板會在高溫工業環境中運作,建議選擇 Tg 170°C 的高 Tg 板材,以避免分層或導通孔裂紋。

問:高速訊號可以繞在電源平面上方嗎?

可以,但電源平面的雜訊通常高於接地平面。必須確保平面完整連續,並在訊號兩端將電源平面妥善去耦至接地,以提供回流電流路徑。

問:為什麼不建議使用奇數層?

5 層或 7 層等奇數層配置在結構上不平衡。製造商通常會以再增加一層的偶數層結構製作,以避免壓合期間出現嚴重板彎翹。

持續學習