PCB 設計規則與指南：完整的最佳實務指南

優秀的線路圖只是個想法。要將其轉化為真正可運作的產品，您需要遵循一套健全的印刷電路板設計規則。忽略這些規則會導致昂貴的重製、訊號完整性 (SI) 失效，以及實際上無法製造的電路板。

本指南是整個設計流程的技術資源。我們將涵蓋每位工程師與愛好者成功設計所必須了解的線路圖、佈局與製造基本規則。

什麼是 PCB 設計規則

PCB 設計規則是您電路板的「物理定律」。它們是一組約束，定義了從走線寬度到元件間距的所有內容。

這些強制性規則正是您的製板廠（例如 JLCPCB）用於製造與組裝您電路板的依據。忽略它們是專案延遲與製造停線的首要原因。

這些規則分為三大類：

1. 線路圖規則：確保您的設計在佈局之前邏輯與電性正確。

2. 佈局規則：將線路圖轉譯為實體佈局並正確運作。

3. 製造規則 (DFM/DFA)：確保您設計的電路板實際上可製造。

完美交接的線路圖設計規則

如果沒有乾淨的線路圖/佈局，就不可能產生高品質的佈局。它本質上是您的藍圖，這裡的錯誤將在後續放大。

關鍵線路圖實務：清晰與驗證

● 依功能分組電路：使用階層式圖紙（例如電源供應器、MCU 核心、RF 區）。這將使佈局過程變得極為容易。

● 維持清晰的訊號路徑：為了最佳清晰度，排列符號以說明清晰的訊號路徑，輸入在左側，輸出在右側。這種組織簡化了理解電路功能的過程。

● 使用標準符號：確保您的元件來自可信且經過驗證的PCB 元件庫。符號與封裝不符是常見且令人沮喪的錯誤。

● 清楚標註網路：不要只使用VCC。使用描述性名稱如+5V_DDR或+3V3_RF。這對於稍後分配特定佈局規則至關重要。

● 執行電氣規則檢查 (ERC)：最好在進入佈局之前執行線路圖的 ERC。它可以偵測邏輯錯誤，例如未連接的接腳或短路的輸出。這是您第一道防線。

● 標註與記錄：加入註解，標明特定佈局需求，例如「盡可能將 C5 靠近 U1 接腳 6」或高速走線的「50 歐姆阻抗」。

深入閱讀： 建立高品質線路圖：專業且簡化的工作流程

PCB 佈局指南：從邏輯到實體現實

這標誌著從邏輯網表到銅線實體電路的轉換。此轉換由您的 EDA（電子設計自動化）工具及其內建的設計規則檢查 (DRC) 控制。

佈局階段的複雜性迅速增加，如果您需要驗證或調整設計的性能與成本，JLCPCB 佈局服務可處理從任何 2 層板到複雜高密度設計。

初始設定：電路板疊構與元件擺放

● 電路板輪廓與限制：定義電路板的機械輪廓，納入安裝孔，並鎖定關鍵零件（例如連接器）的位置。

● 了解 PCB 板層（疊構）：您的層疊構是關鍵決策。

○ 2 層板：2 層板是簡單設計的低成本選項。

○ 4 層與多層板：4 層板與多層板是大多數現代設計的預設選項。由於它們使用專用內層平面作為接地 (GND) 與電源 (VCC)，因此具有訊號的穩定參考平面、增強電源完整性並簡化佈線。

4 層與 6 層 PCB 疊構比較表，顯示層次類型、材料與用途。

策略性元件擺放：

● 設計 PCB 時，必須優先擺放連接器、微控制器與電源等關鍵元件。

● 將相似元件集中擺放以保持整潔，例如整個電源供應器區段。

● 將類比、數位與電源區段物理分離以避免干擾。

去耦電容必須緊鄰每顆 IC 的 VCC/GND 接腳擺放以確保電源完整性。這是極為重要的規則。

佈線基礎：走線、導通孔與平面

● 走線寬度與間距 (間隙)：

○ 走線寬度：由所需承載的電流決定。

閱讀： 走線寬度與電流容量：電源佈線的 PCB 佈局技巧。

○ 間距：由走線間的電壓差與製造商指南決定。

● 銅箔厚度 (銅重)：對於需要更高電流的應用，您可以選擇 2oz (70µm) 或更厚的銅，這允許相同電流使用更窄的走線，節省空間。由於內層散熱效率較低，內層走線需要比外層更寬以承載相同電流。

基於電流容量的 PCB 走線寬度參考表，適用於內層與外層（約 10°C 溫升）。

● 佈線實務：保持走線短且直接。轉彎使用 45° 角；不要使用 90° 角。

● 導通孔：這些是連接層的電鍍孔。在高速走線上盡量減少使用，因為每個導通孔都會增加電感。

● 電源與接地平面：在 4 層以上板子，您的接地平面應為實心連續片。 切勿在接地平面「分割」上佈線高速走線。這會迫使訊號的返回電流走大迴路，產生 EMI 與訊號完整性失效。

深入閱讀：

● PCB 佈局設計終極指南

● 高速控制阻抗 PCB 的完整疊構設計

高效能設計的進階佈局規則

本節討論適用於走線為傳輸線的現代高速設計的重要規則。

● PCB 佈局的訊號完整性(SI)： 訊號完整性 (SI) 描述訊號被準確如發送時接收。然而，高速訊號經常衰減、振鈴、過衝與接收錯誤。

○ 關鍵規則：保持所有高速訊號走線短。將其佈線在實心、不間斷接地平面（返回路徑）上。保持每兩條平行走線之間的大距離以防止近端串擾（電磁耦合）。經驗法則為「3W 規則」：一條走線到另一條走線的距離必須至少為一條走線寬度的三倍。

● PCB 佈局的阻抗匹配：對於高頻訊號（例如 USB、乙太網路、RF、DDR 記憶體），走線本身具有特性阻抗。為了確保最大功率傳輸並防止訊號反射（導致資料損毀），走線阻抗必須匹配來源與負載阻抗（單端通常為 50Ω 或差動對90-100Ω）。

○ 如何控制：此阻抗由走線寬度、PCB 的介電（絕緣）材料以及走線到其參考接地平面的距離精確決定。這就是為什麼您的層疊構（表 1）如此關鍵。

● 差動對：差動對由兩條走線組成，例如 D+ 與 D-，承載相等且相反的訊號。此配置常用於高速通訊，如 USB，因其對共模雜訊具有優異的抵抗力。

○ 關鍵佈線規則：為了確保訊號同時到達接收器，兩條走線必須平行佈線，保持相同長度（長度匹配）。保持它們之間一致的小間隙並對稱佈線至關重要。應盡量避免導通孔；如必要，在兩條走線上對稱使用。

為了精確控制阻抗，請考慮使用JLCPCB 的免費線上阻抗計算器工具，它可以幫助您設計 PCB 走線以滿足特定阻抗需求。

● PCB 佈局的電源完整性 (PI)：電源完整性 (PI) 對於為所有元件提供穩定、乾淨的電源（平順 DC 電壓）很重要。現代積體電路 (IC) 切換非常快並立即需要電流。差的 PI 會導致電壓下降、雜訊或最終系統故障。

○ 關鍵規則：為了實現最佳電源分配與低電感電源路徑，使用實心電源平面（4 層以上板），並提供去耦（旁路）電容給每顆 IC，大量電容 (1-10uF) 用於低頻電源變化，較小去耦電容 (0.1uF, 0.01uF) 用於高頻，並盡可能靠近每顆 IC 的電源接腳放置。

● PCB 佈局的 EMI：良好的 EMI 管理確保您的板子既不產生過多電磁干擾 (EMI) 干擾其他設備（電磁相容性 - EMC），也不受其他設備 EMI 影響。

深入閱讀：https://jlcpcb.com/blog/emivsemc

○ 關鍵規則：

● 接地平面：實心接地平面是最有效的屏蔽。

● 高頻走線：保持高頻走線（例如時脈）短，最小化其電流迴路（走線 + 返回路徑）。

● 濾波：在電源線與 I/O 訊號上實施鐵氧體磁珠等濾波元件。

● 屏蔽：必要時為敏感 RF 區段使用金屬屏蔽罩。

深入閱讀： 如何解決高頻 PCB 設計中的 EMI_EMC 與訊號完整性問題。

DFM 與 DFA：製造您電路板的規則

即使通過所有電氣檢查的設計也可能存在製造挑戰。這正是可製造性設計 (DFM) 與可組裝性設計 (DFA))的重要性。

PCB 佈局的 DFM（可製造性設計）

確保裸板可靠處理DFM（可製造性設計）的規則非常重要。這些是製造商提供的規則，非常嚴格。重要規則包括：

● 最小走線/間距：製造商可持續生產的走線寬度與間隙的最小尺寸（例如 5mil/5mil）。

● 最小鑽孔尺寸與環形圈： 環形圈是鑽孔周圍剩餘的銅。如果此環太小，導通孔可能失效。

● 防焊間隙：需要小間隙以防止焊盤被防焊覆蓋。

訂購前檢查您的設計，您可以使用JLCPCB 的免費 DFM 工具。

PCB 佈局的 DFA（可組裝性設計）

遵循可組裝性設計 (DFA) 規則以確保將元件焊接到電路板以進行 PCBA 組裝非常重要。最重要的考量包括：

● 元件間距：必須保持足夠空間供貼片機使用。

● 封裝精度：您應該始終使用相關元件規格書驗證 PCB 元件庫封裝。

● 基準點：基準點是印在板上的光學標記，以協助自動化組裝機台進行位置對準。

元件方向：極化元件（例如二極體與 LED）應盡可能同向以簡化組裝

結論

遵循本指南，我們已從邏輯線路圖追蹤到高效能佈局，最後透過DFM/DFA到準備製造的電路板。掌握這些印刷電路板設計規則是將您的概念轉化為可靠、真實硬體的最關鍵技能。

許多專案在佈局階段遭遇延遲，尤其是複雜板子。管理高速訊號、控制阻抗與排列密集元件的挑戰可能很大。為了加快您的專案並確保優化、可製造的設計，請考慮利用JLCPCB 的專業協助。

我們的專家佈局服務將您的線路圖轉換為可生產的板子，為您處理所有複雜細節。我們的「先審查，後付款」系統提供可靠保護與安心。

JLCPCB 佈局現在僅需 $20！註冊領取 $360 新用戶優惠券。 JLCPCB 佈局費率最低每接腳 $0.45！

PCB 設計規則常見問題

Q1. PCB 設計規則與 PCB 設計標準有何不同？

設計標準（例如 IPC、ISO）是產業通用指南。設計規則是您輸入 EDA 軟體的特定、可測量約束，通常基於製造商的特定能力。為了更好理解，請探索JLCPCB 的能力。JLCPCB 的佈局服務的優勢在於確保您的設計從一開始就符合其製造能力，可能減少設計迭代並加快生產流程。

Q2. 初學者最常見的 PCB 佈局錯誤有哪些？

最常見的錯誤包括：

● 忘記或將去耦電容放置在距離 IC 太遠的位置。

● 創建「破損」或「切片」的接地平面，破壞訊號返回路徑。

● 使用來自未經驗證PCB 元件庫的錯誤元件封裝。

● 違反製造商的 DFM 規則（例如，走線太細或太靠近）。

Q3. 如何在軟體中設定設計規則（例如 EasyEDA、KiCad、Altium、Eagle）？

如果您使用 EasyEDA，JLCPCB 的設計規則內建於簡單選單中，使流程非常簡單。對於其他軟體如 KiCad、Altium 或 Eagle，最佳實務是前往JLCPCB 能力頁面。在那裡，您將找到最小走線寬度、間距、鑽孔尺寸與其他 DFM 規則的確定值。然後您必須手動將這些值輸入設計規則檢查器 (DRC) 設定，以確保您的設計與製造商實際可生產的相符。

Q4. 為何不應使用 90 度（直角）走線？

主要有兩個原因：

1. 在高速設計中，尖角會導致阻抗不連續，可能反射訊號並損害訊號完整性。

2. 在較舊的製程中，酸可能會被困在尖銳的內角（「酸陷阱」），過度蝕刻走線並導致失效。

Q5. 通孔、盲孔與埋孔有何不同？

● 通孔：這是標準導通孔。它是從頂層一直鑽到底層的孔。

● 盲孔：此導通孔連接外層（頂層或底層）到一個或多個內層，但不貫穿整個板子。

● 埋孔：此導通孔僅連接內層。從板外不可見。盲孔與埋孔節省密集板空間，但大幅增加製造成本。

Q6. 什麼是串擾，如何防止？

串擾是經由電磁耦合在平行走線間的不期望能量（雜訊）轉移。一條走線上的快速切換訊號可在相鄰走線上感應「鬼影」訊號，導致錯誤。您可以透過增加走線間距（「3W 規則」是個好的開始）並使用實心接地平面作為層間屏蔽來防止它。