PoP 封裝（封裝疊封裝）詳解：架構、組裝與 SMT 挑戰
1 分鐘
在微型化的競賽中，將更強大的處理能力塞進更小的空間，是 PCB 設計者終極的挑戰。
層疊封裝（PoP）技術透過垂直整合邏輯與記憶體來回應這項需求，已成為現代行動處理器的標準。然而，這種 3D 架構需要超越標準製程的先進 SMT 組裝能力。JLCPCB 專精於高精度製造，能駕馭這些複雜的堆疊結構。
本指南涵蓋 PoP 封裝的運作原理、關鍵優勢、常見組裝挑戰與重要設計考量——協助您快速判斷何時該為應用選擇 PoP 封裝。
什麼是 PoP 封裝（Package on Package）？
層疊封裝（PoP）是一種垂直電路整合方法，將兩個或多個已分別測試的封裝上下堆疊。不同於系統級封裝（SiP）常將多顆晶片置於單一外殼內，PoP 通常是將記憶體封裝直接疊在邏輯封裝（CPU 或應用處理器）上方。
為何使用層疊封裝（PoP）？高密度電子的關鍵優勢
為何要費心堆疊 BGA？高速數位設計的優勢不言而喻。
1. PoP 封裝的訊號完整性優勢
在高速 DDR 記憶體介面中，走線長度就是敵人。長走線會引入電感、電容與訊號反射。將記憶體直接疊在 CPU 上方，可把訊號路徑從公分縮短到毫米，創造更乾淨的電氣環境，實現 LPDDR4 與 LPDDR5 所需的更高時脈速度。
2. PoP 組裝中的 Known Good Die（KGD）優勢
這是關鍵的商業優勢。在 SiP 方案中，多顆晶片一起封裝，若其中一顆失效，整個昂貴模組就報廢。PoP 技術中，邏輯與記憶體封裝分別測試、封裝與燒機，只將「已知良好」的記憶體疊到「已知良好」的邏輯上，最終良率顯著提升。
3. PoP 封裝的供應鏈與記憶體採購彈性
因記憶體與邏輯分離，OEM 可在不需重新設計邏輯晶片或主機板的前提下，從不同供應商（Samsung、Micron、Hynix）採購記憶體，只要頂部介面標準相容即可。
PoP 封裝結構：邏輯與記憶體堆疊說明
要了解 SMT 挑戰，必先理解其物理結構：
1. 底部封裝（邏輯）：內含應用處理器，底部有高密度 BGA 與主機板連接，頂面則有焊墊供記憶體封裝堆疊。
2. 頂部封裝（記憶體）：通常為 DRAM 或快閃記憶體，透過第二組焊球與邏輯封裝頂部焊墊相連。
3. 介面：訊號垂直穿越堆疊，大幅縮短處理器與記憶體間的距離。
PoP 封裝結構顯示邏輯與記憶體堆疊整合。
PoP 封裝架構類型：標準 PoP vs TMV PoP
隨著接腳數增加、裝置變薄，「標準」PoP 架構遭遇限制，因而催生 Through Mold Via (TMV) 技術。
1. 標準 PoP 封裝（周邊焊球堆疊）
傳統做法中，頂部記憶體封裝直接置於底部邏輯封裝的塑封蓋上，電氣連接透過底部封裝周邊的焊球完成。
● 限制：底部封裝必須明顯大於頂部封裝，以容納周邊焊球，這限制了底部封裝內可放的晶片尺寸。當間距縮至 0.5 mm 以下時，此方法易短路。
2. Through Mold Via (TMV) PoP 封裝
為解決間距與翹曲問題，業界轉向 TMV。
● 機制：不在邊緣放焊球，而是在底部封裝的塑封體中（雷射或模塑）鑽出導通孔。
● 技術優勢：允許頂部封裝的焊球部分沉入底部封裝的塑封體內，提供更穩固的機械結構，並在相同封裝面積內容納更大的邏輯晶片。TMV 對現代高密度 PoP 封裝至關重要。
標準 PoP 與 Through Mold Via TMV 架構於高密度 SMT 組裝之比較。
PoP 封裝的關鍵 SMT 組裝挑戰
PoP 解決了設計問題，卻為 SMT 組裝帶來重大挑戰。此處正是標準組裝廠與 JLCPCB 等先進業者的差距所在。
PoP 封裝翹曲（「香蕉效應」）與共面度問題
PoP 組裝的大敵是翹曲。我們面對的是矽晶片、有機基板與塑封材料，彼此的熱膨脹係數（CTE）各異。
● 失效模式：回流焊升溫時，封裝膨脹，底部封裝可能凹翹（「微笑」）或凸翹（「皺眉」）。若翹曲超過焊球共面度容限（通常 <80 µm），連接將失效。
● 枕頭效應（HiP）：焊球已熔化，但封裝翹起遠離焊墊，形成枕頭狀接觸，僅機械接觸而無冶金鍵合，造成難以偵錯的間歇性失效。
PoP 組裝中因翹曲導致的枕頭效應 BGA 缺陷。
PoP 封裝組裝的回流曲線挑戰
焊接 PoP 堆疊需要精準的熱曲線。
● 挑戰：必須提供足夠熱量熔化頂部封裝的焊點（其位置較高且受隔熱），同時不能過熱底部封裝或下方 PCB 元件。
● 解方：需具備多段加熱區與嚴格氮氣控制的回流爐，以避免在這些較長的熱循環中氧化。
PoP 封裝的底部填充需求與機械可靠度
手機經常掉落，PoP 堆疊的焊點硬且脆。為通過跌落測試，通常需在元件與 PCB 間（有時也在兩封裝間）注入毛細底部填充。此環氧樹脂可分散機械應力，防止焊點龜裂。
先進 SMT 製程如何降低 PoP 組裝風險
設計複雜的 PoP 板？別讓組裝缺陷毀了原型。JLCPCB SMT 採用先進氮氣回流曲線與 3D 自動光學檢測（AOI） ，降低枕頭效應等缺陷。
注意：以下 DFA 準則對 PCB 設計者與硬體工程師至關重要，可確保 PoP 組裝良率與可靠度。
PoP 封裝的組裝設計（DFA）準則
為確保您的PoP 封裝在JLCPCB PCBA產線順利生產，請遵循以下設計規範：
1. PoP 封裝焊墊設計：建議使用 NSMD
BGA 焊墊建議採用非防焊層限定（NSMD），而非防焊層限定（SMD）。NSMD 焊墊提供更大表面積供焊球抓附（抓住銅墊側壁），可提升疲勞壽命並降低應力集中。
NSMD 與 SMD 焊墊幾何形狀對 BGA 可靠度之比較。
2. PoP SMT 組裝的鋼板開口設計
錫膏量至關重要。
● 錫膏過多：造成細間距焊球橋接。
● 錫膏過少：造成開路或「飢餓」焊點。PoP 組裝必須使用高品質雷射切割電拋光鋼板，確保錫膏一致脫模。
3. PoP 組裝的貼裝精度與壓力控制
PoP 需高階貼片機，貼裝壓力須精準控制。壓力過大可能壓裂底部封裝內的薄矽晶片；壓力過小則可能在回流前移位。
| 特徵 | PoP（層疊封裝） | SiP（系統級封裝） | SoC（單晶片系統） |
|---|---|---|---|
| 整合方式 | 垂直（封裝層級） | 水平/垂直（模組） | 矽晶片（晶片層級） |
| 彈性 | 高（記憶體可混搭） | 中等 | 低（固定） |
| 主要挑戰 | 翹曲與回流高度 | RF 干擾與屏蔽 | 設計成本與良率 |
| 可維修性 | 中等（可重工頂部封裝） | 低（更換整模組） | 無（更換晶片） |
結論
層疊封裝（PoP）技術是現代高密度電子的關鍵之一，在效能、尺寸與供應鏈彈性間提供絕佳平衡。然而，它並非易於掌控的技術，從設計到製造都需嚴格遵守熱管理、翹曲控制與 DFA 規範。
對工程師而言，PoP 設計的成敗繫於製造商的能力；品質上，從裸板的精準阻抗控制到組裝時的細膩回流曲線管理，皆不容妥協。
對複雜 PoP 設計來說，組裝能力往往是成功與否的決定因素。準備好實現您的高密度設計了嗎？無論使用標準 BGA 或探索先進堆疊，JLCPCB 都能提供工業級製造，讓您的專案獲得應有的嚴謹品質。
立即取得高精度 PCBA 報價：上傳您的 Gerber 檔案，體驗 JLCPCB 的速度與品質。
常見問題
Q1：PoP 若不填底部填充膠會如何？
就電氣觀點底部填充並非必需，但對行動裝置通過跌落測試幾乎不可或缺，可為脆性焊點提供機械保護。固定式工業應用或許可用角部或邊緣加固，但完整底部填充對脆弱焊點的機械保護最佳。
Q2：PoP 堆疊中底部封裝失效怎麼辦？
PoP 堆疊重工極為困難。若頂部記憶體封裝失效，可用專業 BGA 重工站移除並更換；若底部邏輯封裝失效，通常需將整個堆疊拆下並重新植球或更換，因熱循環可能已損傷 PCB 焊墊。
Q3：PoP 與 2.5D 封裝有何不同？
PoP 使用標準有機基板與焊球垂直堆疊封裝（3D）。2.5D 技術則利用矽中介層將晶片並排，並以極細 TSV（矽穿孔）連接。PoP 對行動消費性電子更具成本效益，2.5D 則因製造成本高，多用於超高性能運算（HPC）。
Q4：PoP 封裝是否會帶來散熱問題？
是的，熱耦合確實是問題。上層記憶體晶片可能成為熱絕緣體，使下方邏輯處理器的熱難以散出。工程師須設計最有效率的散熱路徑，例如在底部基板內設置散熱孔，或在記憶體封裝頂部加散熱片，將熱量從堆疊中導出。
Q5：為何 PoP 組裝對濕氣敏感？
PoP 封裝極薄，易吸濕。若濕氣在回流快速加熱時被困於塑封體內，會膨脹成水蒸氣，導致「爆米花」效應（分層）或內部龜裂。與標準元件不同，PoP 需嚴格的烘烤與乾燥包裝處理（通常為 MSL 3 或更高等級），以避免災難性失效。
持續學習
7 種 BGA（球柵陣列）封裝類型詳解
重點摘要：BGA 封裝類型 ● BGA 封裝可在 HDI PCB 上實現高 I/O 密度並提升電氣性能。 ● 不同 BGA 類型分別針對成本、散熱性能、訊號完整性或可靠性進行最佳化。 ● 選錯 BGA 封裝可能導致回流缺陷、熱失效或 SI/PI 問題。 ● 正確的封裝選擇必須與 PCB 疊構、回流曲線及應用環境相符。 球柵陣列（BGA）封裝對 高密度互連（HDI）設計 影響深遠。與傳統引線框架封裝（如 QFP、SOIC）不同，BGA 不受周邊間距與引線共面限制，而是利用整個封裝底部進行 I/O 佈線。BGA 封裝的熱、電、機械特性使其能妥善管理現代 FPGA、處理器與記憶體晶片的高接腳數。 因此，使用 JLCPCB PCB 組裝服務 的設計者必須透徹了解 BGA 封裝的熱機械特性與組裝物理，才能最佳化訊號完整性（SI）與電源完整性（PI）。 安裝於高密度互連 PCB 上的球柵陣列（BGA）封裝巨觀視圖。 認識 BGA 封裝 在深入不同 BGA 封裝類型前，必須先清楚其基本架構。核心 BGA 由五大元件組成：基板（有機或陶瓷）、晶片黏著區、互連結構（打線或覆晶凸塊）、封裝材料與焊球陣列。其中基板同時......
SMD LED 解析：類型、封裝、應用與選購指南
SMD LED 已成為現代電子與照明產品的標準光源。從 LED 燈條、顯示器到汽車儀表板與消費性裝置，SMD LED 無所不在——但許多設計師與採購人員在選型時仍感到困難。 封裝尺寸、亮度、散熱、色彩控制與組裝限制都會影響性能與可靠度。選錯 SMD LED 可能導致過熱、光線不均或製造問題。 本指南將清楚、實用地說明 SMD LED 是什麼、與傳統 LED 的差異，以及如何為您的應用挑選合適封裝——無需冗餘技術術語。 什麼是 SMD LED？ SMD LED（Surface Mount Device LED）是一種直接焊接在印刷電路板（PCB）表面的發光二極體，而非像傳統 LED 那樣插入孔中。「表面貼裝」代表 LED 平貼於 PCB 焊墊，可獲得更好的散熱、更小尺寸與更高亮度。 現代電子產品依賴 SMD LED，因為它們相容自動化 SMT 組裝、節省寶貴的板面空間，並提供更高效且可靠的照明。從 LED 燈條、顯示器到汽車儀表板，SMD LED 已成為大多數 PCB 照明應用的預設選擇。 SMD LED SMD LED vs 傳統 LED（DIP）：關鍵差異 兩種技術都靠相同的半導體物理——在 P......
什麼是 PQFP 封裝？塑膠四方扁平封裝設計、佔位與組裝指南
塑膠四邊扁平封裝（PQFP）是一種廣泛應用於工業、汽車與嵌入式設計的 IC 封裝。 本文提供一份實務、以工程為導向的 PQFP 封裝指南，說明其結構、適用時機、與新封裝的比較，以及設計者在封裝佔位、熱性能、訊號完整性、製造與可靠度方面應考慮的重點。 什麼是 PQFP 封裝（塑膠四邊扁平封裝）？ 塑膠四邊扁平封裝（PQFP）是一種表面黏著 IC 封裝，其特徵為從扁平塑膠本體四邊延伸出鷗翼形引腳。與無引腳或面陣列封裝不同，所有電氣接點在焊接後仍暴露在外，便於檢查、探測與重工。 PQFP 介於低腳數封裝與高密度格式之間，可在無需 BGA 隱藏焊點與嚴格製程控制的前提下，提供遠高於 SOIC 或 TSSOP 的腳數。從製造角度來看，這降低了檢驗風險，並簡化了生產與現場維修時的故障隔離。 為何現代 PCB 設計仍使用 PQFP 封裝？ 塑膠四邊扁平封裝（PQFP）在實際硬體設計中仍被採用，因為在組裝可靠度、檢驗可及性與長期可維護性比節省幾平方毫米板面積更重要的場合，它依然表現出色。 雖然 QFN 與 BGA 在現代消費性產品中很常見，但它們帶來隱藏焊點、更嚴格的製程控制需求與有限的重工選項——這些因素在許多......
小型外觀積體電路（SOIC）：封裝、規格與應用
隨著設計從傳統的穿孔元件過渡到高密度的表面貼裝技術（SMT），小型外觀積體電路（SOIC）仍然是運算放大器、快閃記憶體、感測器和微控制器的產業標準。它證明了平衡工程的價值，在現代消費性電子產品所需的微型化與工業應用所需的堅固性之間提供了完美的妥協。 本文作為SOIC封裝的權威工程資源。我們將拆解圍繞本體寬度變化的困惑，分析驅動焊盤設計的具體機械尺寸。除了幾何形狀之外，我們還將檢視決定功率處理能力的熱特性以及引線框架結構背後的材料科學。 最後，我們將彌合設計與製造之間的差距，詳細說明特定的SMT組裝參數——從鋼網開口設計到回流曲線——以實現高良率的生產，並搭配JLCPCB的先進組裝能力。 什麼是SOIC封裝？ 從技術上定義，SOIC封裝，即小型外觀積體電路，是一種表面貼裝積體電路（IC）封裝，其特徵是兩排平行的鷗翼形引線。它在佔位面積上大幅減少。 與等效的DIP封裝相比，SOIC通常可減少約30%–60%的PCB面積，具體取決於引腳數量和間距。 SOIC代表了組裝的「甜蜜點」。SOIC被廣泛使用，因為它在密度、可製造性和可重工性之間取得了平衡。 SOIC的鷗翼形引線提供了機械順應性和可見的焊點，使其......
PoP 封裝（封裝疊封裝）詳解：架構、組裝與 SMT 挑戰
在微型化的競賽中，將更強大的處理能力塞進更小的空間，是 PCB 設計者終極的挑戰。 層疊封裝（PoP）技術透過垂直整合邏輯與記憶體來回應這項需求，已成為現代行動處理器的標準。然而，這種 3D 架構需要超越標準製程的先進 SMT 組裝能力。JLCPCB 專精於高精度製造，能駕馭這些複雜的堆疊結構。 本指南涵蓋 PoP 封裝的運作原理、關鍵優勢、常見組裝挑戰與重要設計考量——協助您快速判斷何時該為應用選擇 PoP 封裝。 什麼是 PoP 封裝（Package on Package）？ 層疊封裝（PoP）是一種垂直電路整合方法，將兩個或多個已分別測試的封裝上下堆疊。不同於系統級封裝（SiP）常將多顆晶片置於單一外殼內，PoP 通常是將記憶體封裝直接疊在邏輯封裝（CPU 或應用處理器）上方。 為何使用層疊封裝（PoP）？高密度電子的關鍵優勢 為何要費心堆疊 BGA？高速數位設計的優勢不言而喻。 1. PoP 封裝的訊號完整性優勢 在高速 DDR 記憶體介面中，走線長度就是敵人。長走線會引入電感、電容與訊號反射。將記憶體直接疊在 CPU 上方，可把訊號路徑從公分縮短到毫米，創造更乾淨的電氣環境，實現 LPD......
TQFP 與 LQFP：差異、規格、應用及如何選擇
TQFP（薄型四方扁平封裝）與 LQFP（低輪廓四方扁平封裝）是現代電子產品中最常見的兩種表面貼裝 IC 封裝。兩者雖然都採用四邊引腳設計，但在本體高度、引腳長度與腳距上的差異，使它們適用於不同的應用情境。 了解這些差異對於 PCB 設計、焊接與組裝至關重要。本指南將深入比較 TQFP 與 LQFP，從規格、焊接考量、PCB 佈線技巧到實際應用案例，為工程師與設計者提供完整參考。 什麼是 TQFP 封裝？ TQFP，即薄型四方扁平封裝，是一種表面貼裝 IC 封裝，特色在於低輪廓本體與四邊延伸的海鷗翼引腳。專為高密度電路設計，TQFP 在提供緊湊佔位的同時仍能維持可靠焊點，非常適合空間受限的應用，如微控制器、DSP 與通訊 IC。 TQFP 主要特點 薄型輪廓：高度通常僅 1.0–1.2 mm，可實現更薄的 PCB 設計。 引腳數量：常見 32–176 腳，涵蓋多種 IC 複雜度。 海鷗翼引腳：向外向下延伸，便於焊接與檢查。 標準化封裝：相容 JEDEC 與 IPC 規範，製造支援度高。 TQFP 廣泛應用於消費電子、工業控制板與嵌入式系統，在小型化與製程可靠度之間取得平衡。 什麼是 LQFP 封裝......