PCB 佈局中電感的阻抗：完整指南

最初發布於 Mar 04, 2026, 更新於 Mar 04, 2026

2 分鐘

Impedance of Inductor in PCB Layout

在每個 PCB 設計中，你都會遇到阻抗問題。因此，了解電感在不同頻率下的運作方式非常重要。此外，阻抗不匹配有時也會導致訊號反射、功率損耗和電磁干擾，進而影響整個系統的效能。

本指南提供 PCB 佈局中電感阻抗的最佳實踐。你將學習計算方法、實際實施策略以及重要的設計技巧。最終，你將獲得優化佈局以提升訊號完整性與效能的知識。

JLCPCB 的專業佈局服務提供優化設計與適當的阻抗匹配，起價僅 $20，每引腳最低 $0.45。

延伸閱讀： PCB 佈局設計指南

什麼是電感的阻抗？

阻抗指的是元件對交流電流的總阻力。對於電感來說，這種阻力會隨著頻率的增加而上升。

當電流通過電感時，它會在磁場中儲存能量。這種儲能機制使電感能夠抵抗電流的變化。在直流情況下，理想電感表現為短路，阻抗為零。然而，隨著頻率上升，電感的阻抗會成正比增加。

在理想條件下，電感的阻抗為電抗性，這表示它儲存並釋放能量，而非以熱的形式耗散。在複數阻抗平面上，電感阻抗為正虛數，通常表示為 jωL。其中 j 為虛數單位，ω 為角頻率，L 為電感值。

Impedance of an inductor

如何計算電感的阻抗？

電感阻抗的基本公式非常簡單：

Z_L = jωL = j(2πfL)

其中：

1. Z_L 表示電感阻抗，單位為歐姆 Ω

2. j 為虛數單位 √-1

3. ω 為角頻率，單位為弧度每秒

4. f 為頻率，單位為赫茲

5. L 為電感值，單位為亨利

要計算阻抗的大小，只需使用：

|Z_L| = 2πfL

舉例來說，一個 10 μH 的電感在 1 MHz 時的阻抗大小為：

|Z_L| = 2π × 1,000,000 Hz × 10 × 10⁻⁶ H = 62.83 Ω

使用電感阻抗計算器

手動計算適用於單一頻率，但現代 PCB 設計需要跨頻率範圍的分析。以下是三種簡化此過程的工具：

線上計算器 可讓你快速輸入電感值與頻率，立即獲得阻抗結果。

SPICE 模擬器 如 LTspice 提供包含寄生效應的完整分析。你可使用 ESR 與自諧振頻率規格來建模真實電感。

Python 與 MATLAB 腳本 提供彈性的自訂分析。你可撰寫函數，在頻率掃描中計算阻抗，並同時比較多個電感值。

從原理圖到 PCB：電容與電感的阻抗

電容與電感元件的阻抗會因佈局結構而顯著變化。

理解互補阻抗特性

Impedance Behavior of Capacitor and Inductor

電容與電感呈現相反的阻抗特性。電感阻抗隨頻率上升，而電容阻抗則隨頻率下降。這種互補行為是以下應用的基礎：

● 濾波器設計

● 阻抗匹配網路

● 以及諧振電路。

在低頻時，電容呈現高阻抗並阻擋訊號，而電感則提供低阻抗並讓訊號通過。此關係在高頻時反轉。當電感與電容阻抗相等時，即產生諧振，這是許多電路中的關鍵概念。

佈局對元件阻抗的影響

走線電感 會為每個連接增加串聯阻抗。典型 PCB 走線約為每毫米 1 nH。對於 50 mm 走線在 100 MHz 時，這會增加約 j31.4 Ω 的阻抗。你應保持高頻訊號路徑短，以減少此效應。

PCB 電容 形成於走線與接地平面之間。此寄生電容與你的電路並聯。電容會隨走線寬度增加與介電材料變薄而上升。

過孔電感 在層間轉換時會干擾訊號路徑。每個過孔增加約 0.5–1 nH 的電感。因此，應將過孔數量減至最少，位於關鍵的阻抗控制路徑中，以降低有效電感。

電感阻抗的重要技巧

在 PCB 佈局中正確使用電感，需要關注多個超越基本阻抗計算的因素。以下是將功能性原型與量產設計區分開來的實用技巧。

磁芯材料選擇

電感內部的材料會顯著影響其性能。例如，空心電感最為穩定，這表示其電感值不會隨溫度或電流大幅變化。

然而，它們在相同尺寸下提供的電感值最低。缺點是，它們容易輻射電磁能量，可能干擾附近電路。鐵氧體磁芯可在小尺寸下提供高電感，適用於高頻電路。

鐵氧體的主要限制是，它們在相對較低的磁通密度下會飽和。相比之下，鐵粉磁芯在飽和前可承受更高的直流電流，這是電源供應器在 50 kHz 至數 MHz 運作時的主要特點。

電流額定值與飽和

每個電感都有不應超過的最大電流額定值。直流電阻額定值會因發熱而限制連續電流。你必須確保電感能在應用中散發產生的熱量。

飽和電流代表更微妙的限制。當磁芯材料飽和時，電感值會顯著下降，改變電路阻抗。此變化可能導致濾波器的截止頻率偏移，使電源供應器不穩定。

磁場管理

Magnetic Field Management in PCB Layout

電感會產生磁場，可能耦合到附近走線與元件。這種耦合會引入雜訊與串擾，對敏感類比電路尤其成問題。

方向扮演重要角色。將電感軸線與敏感走線垂直擺放，可最小化耦合。此外，將相鄰電感相對旋轉 90 度，可降低互感。

物理隔離是最簡單的耦合降低方法。與敏感元件保持至少一個電感直徑的間距。

屏蔽電感可將磁場限制在金屬罩內。這些元件成本較高且 Q 值略低，但耦合問題將大幅減少。

接地與回流路徑

電感的接地連接會對性能產生微妙影響。在電源應用中，將電源接地與訊號接地分開，可防止雜訊開關電流耦合到敏感電路。

對於匹配網路或濾波器中的射頻電感，接地連接在操作頻率下的阻抗比直流電阻更重要。使用多個過孔連接至接地平面，以最小化此阻抗。隨後，應將這些過孔盡可能靠近電感的接地端。

自諧振頻率

每個真實電感都有極限。例如，當頻率更高時，它最終會停止像電感一樣工作。

這是因為線圈之間存在微小電容。此電容與電感值結合，形成並聯諧振電路。

在稱為自諧振頻率的特定點，電感的阻抗達到最高。

量測與驗證

計算是良好的開始，但你必須驗證你的工作。驗證的概念是確保你的設計實際上能達到所需效能。

如果你有阻抗分析儀，應使用它來量測實際阻抗。

對於用於電源供應器的電感，請在電感流過實際電流時量測其電感值。此檢查可驗證電感接近飽和的程度。

結論

你已學到，控制 PCB 上的交流訊號時，電感的阻抗 非常重要。你應了解它會阻擋較高頻率，並與電容搭配形成有效濾波器。你必須應用這些最佳實踐，例如保持走線短、將元件靠近放置，並使用穩固的接地平面，以成功管理阻抗。

JLCPCB 的專業佈局服務起價僅 $20，提供專業的阻抗匹配與優化。立即註冊即可獲得 $360 優惠券，體驗每引腳最低 $0.45 的佈局價格。

常見問題

1. 如何為阻抗匹配選擇電感？

當你有特定應用的阻抗需求於特定頻率時，選擇能滿足這些阻抗需求的電感。使用阻抗計算器來判斷所選電感是否能透過匹配負載或源阻抗，提供最佳訊號傳輸。

2. 為什麼 PCB 設計中阻抗不匹配會有問題？

若兩電路間存在阻抗不匹配，會因不匹配而產生訊號反射，可能導致訊號失真、電磁干擾，甚至資料遺失。控制阻抗佈線與阻抗匹配是減緩上述問題的兩種方法。

3. PCB 厚度如何影響電感阻抗？

印刷電路板的介電材料與厚度會影響寄生電感與電容，最終影響電路的整體阻抗。使用較薄的基板或具有特定特性的介電材料，通常能更好地控制阻抗。

4. 我可以計算複雜電感網路的阻抗嗎？

可以，對於複雜網路，你應使用網路分析儀或軟體工具，對多個電感進行阻抗計算。它們彼此互動，以確保 PCB 設計的阻抗分析準確。

持續學習