高壓 PCB 佈局技巧:從材料選擇到安全設計實務
1 分鐘
- 什麼是高壓 PCB?
- 高壓 PCB 材料:
- 高壓 PCB 設計考量:
- 高壓 PCB 布局技巧:
我們已經見過 高速與高功率 PCB,以及用於散熱管理的MCPCB;現在輪到認識 HV PCB 了。它們並非什麼特殊板子,而是把普通線路板馴化後用來承受高電壓。在這些高壓下,電流只有 mA 等級,因此功率不是問題;然而高壓走線並不好對付,因為在高壓下,電子會跳躍間隙、沿面閃絡,造成災難性失效。
正因如此,高壓 PCB 布局不只是把走線加寬;而是得運用嚴謹的設計規則、正確的材質選擇與布局策略,讓電力乖乖待在該待的地方。一旦搞砸,你面對的不只是設計錯誤,而是冒煙、火花,甚至整張實驗桌報銷。當 HV 與 LV 走線共存於同一塊板子時,難度更高。舉例來說,若 MCU 工作電壓為 3.3 V,卻意外耦合到 1 kV 突波,所有東西都會被摧毀。讓我們在本文中深入探討高壓設計。
什麼是高壓 PCB?
高壓 PCB(HV PCB)泛指任何設計用於超過標準電壓限值的印刷電路板。在此電壓等級下,絕緣、沿面距離與間隙都成為關鍵因素。一般定義如下:
- >30 VAC
- >60 VDC
依 IPC 標準即屬高壓設計考量範圍。
應用領域包括:
- 電源與逆變器。
- 電動車(EV 電力電子)。
- 醫療設備(X 光、MRI)。
高壓 PCB 材料:
基板材料決定了 PCB 能安全承受多少電壓。下列材料可做為依電壓範圍選擇的參考。
標準 FR-4:最常見的 PCB 材料,適用於中低電壓(約 200–250 V)。吸濕率較高,相對漏電指數(CTI)較低。
高 CTI FR-4:強化型 FR-4,具更高抗漏電能力,在汙染或潮濕環境下表現優於標準 FR-4。
聚醯亞胺 / PTFE / 陶瓷基板:專為極高電壓(>1 kV)或高頻設計而生,具極高介電強度與優異熱穩定性。
高壓 PCB 設計考量:
1. 沿面距離(Creepage Distance):
兩導體沿 PCB 表面的最短距離。灰塵、濕氣或助焊劑殘留都會降低表面絕緣,因此至關重要。請依 IPC-2221 與 IEC-60664 規範設計;電壓越高,沿面距離應越長。
2. 間隙距離(Clearance Distance):
兩導體間最短空氣間距。高壓下,微小氣隙可能導致介電崩潰。對高海拔應用尤其關鍵,因空氣稀薄會降低介電強度。
3. 隔離需求
基於安全與 EMI 考量,高壓電路常需隔離槽、開槽或更大間距。銑槽等實體障礙可有效增加沿面距離,讓 HV 與 LV 走線得以共存。
4. 介電崩潰
PCB 板材具一定介電強度(單位 kV/mm)。設計者須確保層間介質厚度足以承受施加電壓,相關數值可參考製造商提供的資料表。
高壓 PCB 布局技巧:
接下來進入實際布局規則:
加寬走線:IPC-2152 提供精確尺寸;高壓走線應比一般訊號更寬。
圓角走線:避免 90° 銳角,因會造成電場集中,增加電暈放電風險。可用雙 45° 或圓弧取代 90° 轉折。
禁布區:於高壓網路周圍設定禁布區,防止敏感訊號誤入。此區域內禁止任何訊號或低壓走線。
多層板考量:將高壓網路隔離於專用層,並與低壓平面保持足夠介質間距。
結語:
如文中所見,高壓 PCB 的設計與走線準則遠不止加寬走線。核心在於打造安全可靠的環境,讓高壓行為可預測,並將其他訊號遠離。我們已涵蓋材料選擇與設計考量,以深入理解高壓特性。最佳實踐包括:
- 為高壓與低壓電路各自獨立接地,並以星型接地單點相連。
- 使用光耦合器與變壓器,保持高低壓隔離。
- 於絲印層標示安全區域。
整合高低壓電路時,記得:分區、隔離、屏蔽,並務必符合 IPC 與 IEC 標準。更進一步可塗覆防護層或進行封裝,以提升沿面阻抗,並於 PCB 表面額外增加絕緣層。
持續學習
PCB 佈局降低雜訊與 EMI 完整指南
重點摘要 EMI 來源:EMI 源自結構與佈局缺陷。回流路徑不良、參考平面中斷及迴路面積過大,都會形成天線結構並輻射不必要的能量。 迴路面積至關重要:在訊號層旁配置完整接地平面,以縮小電流迴路面積,是降低 EMI 最有效的單一方法。 元件配置決定雜訊:元件配置會在走線前先決定電流迴路。應依電源、類比、數位及射頻功能分區,隔離類比與數位電路,並讓雜訊源遠離敏感電路。 接地與電源完整性:連續接地平面、電源與接地層間距緊密且經過最佳化的電源配送網路(PDN),以及位置正確的去耦電容,是低雜訊設計的基礎。 進階抑制方法:對要求嚴格的應用,可使用屏蔽(λ/20 開孔規則)、濾波器(鐵氧體磁珠、共模扼流圈),以及搭配 RC 緩衝電路的閘極驅動控制,進一步抑制 EMI。 電子設計經常是一場對抗無形力量的戰鬥。即使電路圖完美無缺,電路板的實體實作仍可能引入複雜的電磁干擾(EMI)。 在專業製造領域中,EMI 是原因,雜訊則是結果。EMI 是不必要能量的傳播,雜訊則是這些能量造成的訊號失真或時序抖動。多數系統雜訊都源自設計初期的不當佈局決策,因此 PCB 佈局是抵禦 EMI 的第一道防線。 這也說明了瞭解如何透過 ......
多層 PCB 疊構與佈局設計最佳實務
重點摘要 疊構是設計基礎:各層排列方式會決定訊號完整性、阻抗控制及 EMI 表現,因此必須在繪製第一條走線前完成規劃。 對稱且具有充足參考平面的設計可避免失效:採用平衡疊構,讓每個訊號層都鄰接接地平面,可避免板彎翹、確保回流路徑連續並降低串音。 DFM 規則可確保可製造性:孔深寬比、孔環、材料選擇及對稱鋪銅,都是大量生產可靠電路板的關鍵。 現代電子產品要求高度功能密度及極高資料傳輸速率。這項發展已讓印刷電路板從被動載體轉變為複雜系統中的重要元件。 在高效能環境中,電磁物理會決定各方面的表現。對於採用快速切換邏輯或 RF 元件的系統,多層 PCB 設計已不再是選擇,而是必要條件。 設計能否成功,取決於銅層與介電層的實體排列,也就是會控制訊號完整性及電源穩定性的疊構。 多層 PCB 設計的常見挑戰:複雜設計為什麼會失效? 多層 PCB 設計架構會引入簡單電路板不會遇到的失效模式。這些失效很少單獨發生,通常是多個相互關聯的設計問題共同造成。 訊號完整性與串音問題 頻率達到 GHz 等級時,走線會表現為傳輸線。相鄰走線之間發生電磁耦合時便會產生串音,受干擾走線會從鄰近的干擾源走線感應到電壓或電流。 繞線密......
PCB 佈局設計服務如何提升電路板效能?
有一個常見迷思會讓硬體團隊付出成本:只要原理圖正確,電路板就一定能正常工作。事實上,原理圖只能帶你走到一半。真正讓產品穩定運作的,是實際的 PCB 佈局。 PCB 佈局會將電路圖轉化為可製造、可交付的實體產品。它同時控制訊號完整性、熱行為、EMI 以及組裝良率。隨著設計速度與密度不斷提升,PCB 佈局本身已成為一門獨立的專業。 但並非每個工程團隊都能承擔這些工作。隨著設計越來越複雜,團隊往往難以同時滿足時程與技術要求。這也是 PCB layout design services 成為工程團隊常用資源的原因。 JLCPCB 出色的 PCB 佈局服務 正是為此而生。我們多年累積的經驗與成熟的設計軟體,正是品質的有力證明。 為什麼良好的電路板佈局很重要? PCB 佈局是電路設計的實體實現,包括元件放置、走線路由與層疊結構設計。雖然原理圖定義了邏輯關係,但佈局決定了訊號與電源在板上的實際路徑,也決定了整體電路板功能是否可靠。 它是理論設計與高性能、可製造產品之間不可或缺的橋樑。 不良佈局實際上會是什麼樣子? 不良設計很少會以非常明顯的方式立即失效。更常見的是,它會隨機失效:電路板在工作台測試時正常,但在初......
PCB 設計與佈局有何不同?
PCB 設計與佈局的核心流程 將一個概念轉化為可製造的電路板,是一個細緻且嚴謹的流程。本節將拆解其中的基礎階段,說明如何銜接邏輯設計與實體實作之間的落差。 原理圖繪製與電路設計流程 整個生命週期從原理圖繪製開始,由電機工程師使用標準化符號定義電路邏輯。此階段的目標是確保電氣連接正確:包含定義網路名稱、指定元件數值,讓裝置能實現預期功能。 元件選型與資料庫準備 開發成功的關鍵,在於選擇合適的元件並建立正確的元件資料庫。這不僅包括確認電氣規格,也包括確保每個元件都有經過驗證的原理圖符號,以及與實體封裝相符的準確 PCB 封裝。 PCB 佈局規劃與電路板疊構設計 在開始走線之前,必須先透過疊構設計定義電路板的實體架構。這包括選擇層數與要使用的介電材料,以提供所需的訊號隔離與電源分配能力。 元件擺放最佳化策略 擺放階段可能是整個佈局流程中最具影響力的一步。工程師會仔細擺放元件,以縮短訊號路徑、降低熱點,並隔離敏感類比訊號與雜訊較高的數位邏輯。 走線與訊號完整性考量 走線是根據 netlist,使用銅箔走線連接元件焊墊的過程。對於高速訊號而言,這需要深入理解訊號完整性,包括等長匹配、走線規劃、差動對走線,以......
EMI 與 EMC:完整詳細比較指南
在現代電子技術中,每一條電路都可同時視為發射器與接收器。從高效能伺服器到簡單的 IoT 感測器,所有裝置都共存於看不見的電磁輻射海洋中。若對這股能量管理不當,所產生的雜訊將導致效能異常、資料遺失,甚至系統完全停機。這場拉鋸戰正是電磁干擾(EMI)與電磁相容性(EMC)的領域。 對工程師或設計者而言,混淆這兩個術語不只是語義錯誤,更是根本誤解,可能導致產品失敗、不必要的重設成本,並錯失上市時機。本文並非表面概述,而是提供工程師的詳細技術指南:先簡單定義EMI 與 EMC 是什麼,再深入探討關鍵的EMI vs. EMC關係及其對專業 PCB 佈局的巨大影響。 什麼是 EMI?「雜訊」問題 電磁干擾(EMI)依定義是一種效應或現象:它是導致電子設備效能降低的不受歡迎電磁能量,也就是問題本身。這種「雜訊」可能干擾、降低或徹底損壞電子元件或系統,從翻轉記憶體位元到造成全系統停機。 從法規角度,EMI 定義為任何中斷、阻礙或降低電子設備有效效能的電磁擾動。它是電磁能量從干擾源傳遞到受害者的可量化、可測量結果,受馬克士威方程式支配。此「雜訊」並非抽象,而以特定單位量化:電場用伏特/米(V/m)、磁場用安培/米(......
PCB 佈線的原則與技巧是什麼?
印刷電路板(PCB)是電子設備中不可或缺的一部分,其性能與可靠度直接影響整個系統的運作。PCB 是 Printed Circuit Board 的縮寫,也稱為印刷線路板,是一種關鍵的電子元件,既是電子元件的支撐體,也是它們之間電氣連接的媒介。之所以稱為「印刷」電路板,是因為它採用電子印刷技術製作而成。 佈線是 PCB 設計中的關鍵步驟,決定了電路板的性能與穩定性。本文將探討 PCB 佈線的原理與實用技巧,幫助工程師在設計中獲得更好的成果。 PCB 佈線原理: 遵循電路圖: 佈線時應嚴格依照電路圖,確保連接正確,避免短路或斷路。電路中的每個元件在佈線時都應標註清楚,以便日後維護與除錯。 考量訊號流向: 佈線時需考慮訊號路徑,盡量縮短訊號走線,以減少訊號衰減與雜訊。對於高頻訊號,應注意阻抗匹配,避免訊號反射與失真。 分層佈線: 在多層 PCB 中,應依據電路功能分層佈線。例如,電源層與接地層應分開佈線以降低雜訊,不同訊號層也應隔離,防止互相干擾。 避免 90 度轉角:訊號走線在傳輸過程中應避免尖銳的 90 度轉角,因為這會增加訊號反射與雜訊,降低訊號品質。必要時可使用 45 度轉角或弧形走線過渡。 接......
