如何在回流銲接過程中預防銲錫缺陷
1 分鐘
- 回流焊接常見焊點缺陷:
- 焊錫橋接缺陷:
- 冷焊點與空洞:
- 立碑缺陷:
- 其他較少見焊點缺陷:
- 焊點缺陷 6 大主因:
- 焊點缺陷預防措施:
- 與波峰焊比較:
- 結論:
回流焊接是表面貼裝技術(SMT)組裝中的關鍵步驟,透過熔化焊膏在元件與 PCB 之間形成牢固可靠的焊點。然而,此過程中的缺陷可能導致組裝失敗、返工及可靠度下降。了解焊點缺陷的成因並採取預防措施,可顯著提升良率與品質。了解 JLCPCB 工廠如何進行PCB 組裝 。
回流焊接常見焊點缺陷:
- 焊錫橋接
- 冷焊點
- 空洞形成
- 焊球形成
- 立碑效應
讓我們逐一詳細討論。
焊錫橋接缺陷:
焊錫橋接是常見缺陷,當焊錫在相鄰的走線、焊盤或引腳之間形成異常連接,產生導電路徑時發生。
橋接成因包括:
- 焊盤間距過近。
- PCB 表面或焊盤殘留異物。
- 鋼網底部沾錫髒污。
- 焊膏印刷偏移。
冷焊點與空洞:
如何在 SMT 回流製程中預防焊點空洞與冷焊缺陷
焊點空洞是焊點內部出現空腔的現象,常見於 BGA 與大焊盤。空洞與焊膏內包覆的助焊劑及氧化有關,大量空洞會降低焊點可靠度。
可能原因為焊膏助焊劑過多、助焊劑未能在焊錫固化前充分逸散、預熱溫度過低使溶劑無法完全揮發、回流浸潤區時間過短。無鉛焊錫冷卻固化時體積收縮約 4%,大焊盤冷卻不均亦可能產生空洞。
空洞改善方法:
- 回流曲線優化:精心設計並優化回流溫度曲線,適當預熱與控制冷卻可減少空洞。
- 真空回流:必要時採用真空回流,可在回流過程中抽除被困氣體,降低空洞率。
焊球缺陷:
焊球是 SMT 組裝中最常見的缺陷之一,為焊接過程中在 PCB 表面形成的小焊錫球。這些焊球可能未附著於任何焊盤或元件引腳,僅落在板面附近,嚴重時可能橋接兩焊盤或引腳造成短路。焊球通常被困於表面殘留助焊劑中。
距離走線 0.13 mm 內的焊球將違反最小電氣間距,影響電氣可靠度。依 IPC-A-610 標準,若 600 mm² 內有 5 顆 ≤0.13 mm 的焊球,亦視為缺陷。
焊球成因與焊膏內空氣或水分急速逸出有關,氣體瞬間膨脹將微量液態焊錫帶離焊點,冷卻後即形成焊球。
立碑缺陷:
立碑的根本成因在於焊膏開始熔化時,元件兩端潤濕特性(如潤濕速度)不均,產生不平衡力矩。常見相關因素如下:
- 焊盤設計不當:兩焊盤間距過大,元件端頭覆蓋 PCB 焊盤不足 50%,導致潤濕不均。
- 焊膏印刷不均:焊膏沉積量與分布差異,使各焊點熔化行為不一致。
- 元件貼裝偏移:貼裝精度不足,造成各焊點受熱不均。
- 回流溫度曲線不合理:無鉛焊膏在達熔點前升溫過快,熱應力加劇立碑風險。
其他較少見焊點缺陷:
1. 葡萄效應(Graping):預熱與浸潤區熱量過高,助焊劑在回流前耗盡。降低該段時間與溫度。
2. 枕頭效應(HIP):預熱與浸潤區過熱使助焊劑提前耗盡,焊點氧化。可縮短該段時間/溫度,或採用氮氣環境與高活性焊膏。
3. 焊點龜裂:元件可焊性不佳、焊膏品質不良、回流曲線冷卻速率不當。檢查元件可焊性、焊膏品質,並依焊膏規格調整回流曲線。
4. 焊點不完整:焊盤上有絲印阻擋焊點成形。要求 PCB 供應商將元件腳印內的絲印去除。
焊點缺陷 6 大主因:
1. 氧化:
焊接表面氧化常導致不潤濕,氧化物阻礙焊錫與基材金屬結合,凡氧化處皆無法良好附著。
2. 焊膏量不足:
焊膏體積過低易致不潤濕,足量焊膏才能確保焊點穩定;量不足將無法與板面金屬良好接合。
3. 焊膏選擇不當:
高活性焊膏比低活性焊膏更能防止不潤濕,可提升焊錫性並降低風險。
4. 焊膏過期:
過期焊膏助焊劑活性不足,無法有效去除板面氧化物,導致潤濕不良。
6. 焊接溫度不穩:
溫度波動無法充分激活助焊劑,使局部區域焊錫附著失敗,導致不潤濕。
焊點缺陷預防措施:
- 優化 PCB 設計:採用適當焊盤尺寸與間距,避免橋接與立碑;增設熱隔離與散熱過孔,平衡回流熱分布。
- 設計精準鋼網:依元件與焊盤大小選擇鋼網厚度與開口,必要時採用雷射切割以提升精度。
- 保持清潔:清除 PCB 與元件表面灰塵、油脂與氧化物;回流時可導入氮氣防止氧化。
- 監控與檢測:利用 X-ray 檢測空洞,導入 AOI 確認焊膏印刷與焊點品質。
與波峰焊比較:
相較於多用於插件元件的波峰焊,回流焊精度更高,適合細間距與高密度組裝;但波峰焊因製程單純,較不易出現立碑等缺陷。想深入了解 PCB 的旅程,s請參閱這篇部落格。
結論:
預防回流焊缺陷需從設計、材料與製程控制著手。透過優化 PCB 設計、鋼網精度、焊膏選擇與回流曲線,可大幅降低缺陷並提升組裝可靠度。亦可導入焊膏檢測(SPI)與 X-ray 等先進技術。
焊膏檢測(SPI):利用 SPI 設備監控焊膏印刷品質,及早發現易空洞區域。
X-ray 檢測:透過 X-ray 非破壞性檢查回流後焊點內部空洞分布,評估焊點品質。
落實上述策略並維持嚴謹製程管制,可有效降低 SMT 元件下方空洞風險,提升電子組裝品質與可靠度。透過高效檢測與監控,快速發現並修正問題,降低成本,滿足現今電子業的高品質需求。
持續學習
Gerber 光繪檔檢視器(Gerber Viewer)檢圖與電腦輔助製造(CAM)驗證實施要點
Gerber 光繪檔檢視器(Gerber Viewer)檢圖與電腦輔助製造(CAM)驗證實施要點 絲印字符壓覆焊盤、阻焊開窗遺漏、鑽孔層與線路層對位偏差——此類問題在電子設計自動化(EDA)設計環境中難以察覺,卻在光繪輸出環節集中暴露。若由板廠電腦輔助製造(CAM)環節發現並退回,溝通與修改將消耗數個工作日;若未經發現直接投產,打樣費用與排產週期將一併損失。因此,發包前使用 Gerber 光繪檔檢視器(gerber viewer)對光繪檔案執行獨立檢查,是投入產出比最高的品質保障環節。需要明確的是,用於 PCB 製造的 Gerber 檔案(gerber files for pcb manufacturing)構成板廠投產的唯一技術依據,電子設計自動化(EDA)工程檔案並不進入製造流程,此為一切檢圖方法討論的前提。 發包前提醒 先在本機 Gerber Viewer 完成獨立檢查,再交由板廠 CAM 工程師進行製程審核,可縮短往返修改時間並降低版本誤用風險。 一、一份光繪包裡有什麼 RS-274X 光繪格式以一層一個檔案,檔名遵循約定俗成的層別規律。完成檢圖的前提是建立完整的層別地圖: 層別 常見副檔......
設計簽核的第一道防線:PCB 設計規則檢查
設計簽核的第一道防線:PCB 設計規則檢查(PCB DRC) 終端產品持續向高密度集成演進,球柵陣列(BGA)封裝間距壓縮至0.65mm乃至更細,電源軌數量同步增加,佈線餘量日趨緊迫。部分工程師在設計簽核階段僅執行一次設計規則檢查(DRC),確認無違規項後即安排發包。然而回顧板廠電腦輔助製造(CAM)退回的問題記錄可以發現,相當比例的製造性問題在設計端具備攔截條件——問題不在於設計規則檢查(DRC)是否執行,而在於規則集是否按目標板廠的製程能力完成配置。 PCB 設計規則檢查的功能,是使電子設計自動化(EDA)軟體依據預定義的規則集對佈線成果逐項核驗,間距不足、線寬超限、網路短路等違規項會被即時標記。規則集的本質,是工程師將板廠製程能力轉譯為軟體可執行的約束條件,其貼近實際製程的程度,直接決定簽核結果的工程價值。 一、電氣規則與製造規則的分工 規則體系分為兩類。電氣規則約束訊號層面:不同網路間最小間距、網路短路、未連接引腳等。製造規則對應板廠的可製造性邊界:最小線寬線距、最小孔徑、焊環寬度、阻焊橋寬等參數。線上設計規則檢查(DRC)在佈線過程中即時報錯,承擔過程控制;批次設計規則檢查(DRC)在設......
從每塊 PCB 面板獲得更多:選擇合適的面板尺寸
重點摘要 拼板決定成本:工廠按整個工作板報價,提高利用率可降低每塊板成本。 三種面板:原材料大板、工廠工作板及交付拼板。 保留間距:預留 5 mm 工藝邊,V-cut 周圍保留 1–2 mm 間距。 配合分板方式:矩形板採用 V-cut(0 mm 間隙),複雜外形採用銑刀連接位。 測試兩種方向:下單前將板旋轉 90°,找出最佳排版。 PCB 面板尺寸是訂單中你不會繪製、卻一定要付費的數字。你的電路板可能只有 40 × 30 mm,但工廠不會把它當成單獨小板加工,而是使用更大的矩形層壓板;單塊電路板只是完成成像、鑽孔、電鍍及銑削後留下的區段。 圖 1:分板前已完成元件貼裝的生產面板 工藝邊、間隙或未使用區域所浪費的空間,會由同一面板上的所有電路板共同承擔。把面板視為真正的生產單位後,這些間距規則就容易理解。本指南介紹三種常被稱為面板的物件、佔用可用面積的幾何限制,以及自動拼板工具可能遺漏的條件。 為何 PCB 面板尺寸會影響生產效率 面板尺寸決定已付費材料中有多少真正成為產品。 面板尺寸、材料利用率與 PCB 成本的關係 工廠實際按電路板佔用的面板面積報價。層壓板、鑽頭磨損、電鍍藥水、壓合時間及搬運......
免費 DFM 工具指南:提升 PCB 設計效率與可製造性
可製造性設計(Design for Manufacturability,DFM)可確保設計最適合實際製造與組裝,是印刷電路板(PCB)設計中的重要流程。使用免費 DFM 工具,可以大幅簡化這項流程,提升準確性與效率。本文將介紹免費 DFM 工具的優勢、它們在 PCB 設計中的作用,以及可能對專案帶來的影響。我們也會討論使用這些工具時常見的一些問題與解決方式,並說明它們在現代電子設計中的應用價值。 什麼是免費 DFM 工具? 免費 DFM 工具是一種用來協助評估與改善 PCB 設計的程式,讓設計更具成本效益並符合可製造性要求。這些工具可以在正式製造之前找出潛在問題,通常會分析 PCB 佈局中的多個方面,包括元件位置、走線方式以及製造限制。使用免費的 JLCDFM DFM 工具,可以協助設計人員提早發現錯誤、降低後續昂貴修改的可能性,並最佳化整體設計,以提升性能與可製造性。 使用免費 DFM 工具的主要優勢 錯誤偵測與修正: 免費 DFM 工具可以快速找出常見設計問題,包括元件擺放問題、走線寬度違規以及間距不足。提早發現這些問題,不僅有助於確保 PCB 能按照預期運作,也能降低製造錯誤的風險。 降低成......
PCB 銅箔平衡:透過 JLCPCB 實現最佳性能與高良率
重點摘要 銅箔平衡會策略性地在 PCB 各層分布銅箔,形成均勻密度,避免翹曲、電鍍不均、蝕刻不一致與訊號完整性問題。 理想銅密度目標落在 40%–60% 黃金比例,對稱層之間的密度差異應依 IPC-6012 標準控制在 15%–20% 以內。 盜銅/補償銅(點狀圖案或交叉網格)可在電鍍期間均衡電流密度,同時不會在稀疏訊號層上引入寄生電容。 JLCPCB 將銅箔平衡整合進自動化 DFM 檢查與拼板級製造流程,在高可靠性領域可實現低於 0.5% 的翹曲率。 常見錯誤包括忽略內層大面積空白區、將盜銅圖案放得太靠近高速走線(3W 規則),以及留下未連接任何網路的浮動銅島。 銅箔平衡是實現高良率、可靠印刷電路板時最重要卻又最常被忽略的要素之一。它是指在各層以及每一層內策略性地分布銅箔,以形成均勻密度。這可避免電路板翹曲、電鍍不均、蝕刻不一致與訊號完整性問題等製造缺陷。在 JLCPCB,我們將銅箔平衡原則整合到可製造性設計(DFM)檢查與精密製造流程中,確保從原型到量產都能獲得一致結果。 本完整指南將探討有效銅箔平衡背後的原理、挑戰、設計最佳實務與先進製造技術。本文結合實際製造經驗與產業標準,為希望最佳化性能......
為什麼公差分析是可靠且具成本效益 PCB 生產的關鍵
重點摘要 公差分析能銜接 CAD 中的完美設計與實際製造變異,確保 PCB 組裝可靠。 請聚焦於關鍵區域:孔環、孔徑公差、線寬/線距、層間對位,以及防焊對位。 可使用 Worst-Case、RSS 或 Monte Carlo 方法,有效進行公差疊加分析。 適當分析可提升良率、減少重新改版與成本——可從 JLCPCB 的 DFM 審查開始。 您是否曾經把一片在電腦螢幕上看起來完美無缺的電路板送去製造,結果卻發現零件裝不上去?也許是壓入式連接器無法配合,或細間距 QFN 的落點稍微偏離目標。我也遇過這種情況,而且幾乎每一次,主要原因都與公差分析有關。CAD 模型在數學上是精確的,但工廠製程不是。沒有任何製造流程能完美做出與設計檔完全一致的複製品。孔可能稍微大一點或小一點,銅厚可能稍厚或稍薄,壓合過程中各層之間也可能出現幾微米的位移。這些偏差都很小,但會累積起來。 如果您沒有注意這些偏差如何累積,最後可能會得到技術上「符合規格」,但實際上無法組裝的電路板。在本文中,我想帶您了解什麼是公差分析、它如何應用於 PCB,以及工程師用來預測最壞情況的三種主要方法。我們也會說明現代製造商如何處理這個問題,確保您的......