如何避免 PCB 設計中的陷阱
1 分鐘
- 導通孔孔徑設計
- 導通孔槽孔設計
- 導通孔屬性設定
- 走線寬度與間距設計
- 大面積網格銅填充
- 銅箔分布不均
- 銅箔灌注設計
- 結論
設計印刷電路板(PCB)時,必須仔細考量多項因素,才能確保製程順利並避免潛在陷阱。從孔徑與槽孔設計,到線寬與銅箔灌注,掌握這些要點對於打造可靠且功能正常的 PCB 至關重要。本文將探討 PCB 設計中的常見陷阱,並提供克服建議。
導通孔孔徑設計
在 PCB 製造中,0.3 mm 的孔被視為標準孔,小於 0.3 mm 則歸類為小孔。
小孔可能對生產造成多項負面影響:
電鍍困難:孔徑越小,越容易發生電鍍不良或無電鍍。針對小孔,JLCPCB 採用四線低阻製程以確保可靠度。
加工效率降低:小孔需降低鑽孔速度並使用更短鑽頭,導致一次可鑽板材數量減少。因此設計時建議優先採用 0.3 mm 以上孔徑,僅在空間受限時才考慮小孔。
JLCPCB 的最小製程能力:
單/雙面板:0.3 mm(內徑)/0.45 mm(外徑)
多層板:0.15 mm(內徑)/0.25 mm(外徑)
外徑應比內徑大 0.1 mm 以上,建議差距 ≥0.15 mm。
導通孔槽孔設計
PCB 鑽孔中的短槽:長度小於寬度兩倍的槽孔稱為短槽。短槽的最佳長寬比為長度/寬度 ≥2.5(極限值 ≥2)。
長槽選用噴錫處理:若槽孔需經噴錫,建議單邊最小寬度 0.4 mm(絕對最小 0.3 mm),或改採沉金製程。
熱風噴錫需經高壓高溫處理,槽寬過小易導致銅皮剝離。
單面有銅環、另一面無銅環的槽孔,尤其單面銅環槽孔,在高溫應力下更易剝離。
密集排列的槽孔建議採用沉金製程。
導通孔屬性設定
設計時應將孔徑明確區分為 VIA 孔或 PAD 元件孔,切勿混用。
VIA 孔:主要用於層間電氣連接,製程中通常會做防焊處理,JLCPCB 在生產時不對VIA 孔尺寸設公差。
PAD 元件孔:一般為焊接元件而設計的孔。
混用可能導致:
誤將 VIA 孔當成 PAD 元件孔並選擇防焊處理,會使防焊油墨覆蓋或堵塞元件孔,導致無法焊接,也難以控制孔徑。
將 PAD 元件孔當作 VIA 孔,軟體將不會施加防焊,導致需防焊的導通孔未被覆蓋。
走線寬度與間距設計
線路並非越細越好,條件允許時應優先採用較寬線路。細線路導電性較差,易斷裂,良率也較低。
標準線寬/間距:均為 4 mil,小於 4 mil 視為細線。
JLCPCB 最小線寬/間距能力:
| 1 oz | 單/雙面板:0.10/0.10 mm (4/4 mil) 多層板:0.09/0.09 mm (3.5/3.5 mil);BGA 扇出區允許 3 mil PCB 線圈:0.254 mm |
| 2 oz | 雙面板:0.16/0.16 mm (6.5/6.5 mil) 多層板:0.16/0.20 mm (6.5/8 mil) |
| 2.5 oz | 雙面板:0.2/0.2 mm (8/8 mil) |
| 3.5 oz | 雙面板:0.25/0.25 mm (10/10 mil) |
| 4.5 oz | 雙面板:0.3/0.3 mm (12/12 mil) |
大面積網格銅填充
大面積填銅時,避免使用過細網格,否則將嚴重影響生產。應選擇實心銅或較大網格。細網格可能導致:
防焊覆蓋不足,如圖所示。
AOI(自動光學檢測)可能無法辨識細網格而報錯。
細網格易造成防焊剝落,影響導電性。
若必須使用網格銅或需分割網路,請確保:
網格線寬/間距 ≥0.254 mm。
同一網路的走線間距 ≥0.254 mm。
銅箔分布不均
外層銅箔不均:外層銅箔分布不均會影響電鍍電流平衡,可能導致銅厚過度或樹脂聚集短路。
內層銅箔不均:
當空窗區過大,PP 樹脂膠會聚集並流向無銅區,造成板厚變薄、銅皮皺褶、缺膠白點及分層。
對金手指等關鍵區域有嚴格厚度要求的產品,若對應內層過於空曠,可能導致金手指區域變薄,與連接器插槽接觸不良。
不同層別的銅箔覆蓋率差異過大,亦有板彎風險。
銅箔灌注設計
避免留空:盡量將空窗區填銅。
銅箔遠離一般焊盤:佈線時,確保走線、銅箔與鑽孔間距 ≥0.5 mm,並採用實心銅而非細網格。
凡有金手指的層面皆需鋪銅,以確保成品板厚;同時避免選用厚度不足的疊構。
天線下方銅箔:依產品設計規範放置,避免干擾。
雙面銅箔對稱:確保雙面均鋪銅,避免單面空窗。
落實上述設計要點,可讓 PCB 製造更順利並避開常見陷阱。
結論
優秀的 PCB 設計不僅能穩定運作,更能為電子產品的整體成功奠定基礎。花時間熟悉這些設計要點並融入工作流程,即可享受順暢高效的 PCB 製造體驗。
持續學習
GPT-6 Astra 在 KiCad 中的 PCB 設計:從簡述到已驗證原生專案
重點摘要 OpenAI 發布的內容:發佈頁面展示 GPT-6 Astra 在 KiCad 中進行 PCB 佈局的 15 秒濃縮片段。 模型完成的工作:它將四行設計簡述轉化為 44 × 34 mm 的雙層 PCB,涵蓋電路、封裝、元件放置、佈線,以及原生雙頁原理圖。 工作重點:元件放置及佈線只是其中一部分。兩個互相連結的原理圖頁面、專案本地元件庫,以及 45 個元件與其封裝之間以 UUID 建立的連結,對保持專案一致性至關重要。 實用發現:KiCad 回報 46 項原理圖一致性問題。這些問題透過修正元件欄位及未連接標記解決,而不是加入規則排除。 零違規的含意:KiCad 10.0.4 在已啟用的規則下回報 0 項 ERC 及 0 項 DRC 違規。另有五個 DRC 類別及四個 ERC 類別被忽略。 GPT-6 Astra 生成的 PCB 初看可能很簡單,但要建立整潔的原生 KiCad 專案,遠不只是產生一塊完成佈線的電路板。原理圖、元件庫、封裝及元件連結都必須保持一致。 在本專案中,GPT-6 Astra 在 KiCad 中建立並檢查 TPA3116D2 立體聲放大器,重點是保持原生專案一致,而不是......
GPT-6 Astra 在 EasyEDA Pro 中設計 PCB:成功之處、失敗環節與經驗總結
重點摘要 測試內容:讓 GPT-6 Astra 存取本機安裝的原生 EasyEDA Pro 3.2.149,並根據四行書面需求,設計一個 TPA3116D2 立體聲擴大機。 產出成果:完成一片 44 × 34 mm、包含 40 個表面黏著元件(SMD)的雙層 PCB,以及內嵌元件庫、可編輯的原生 EasyEDA Pro 專案。 出現問題的環節:第一次完整匯入後,專案正常開啟,外觀看起來也合理,但初次原生驗證仍回報了涉及 120 個 PCB 焊墊的 50 項關聯不符。 修正方式:為每個匯入的封裝指定唯一名稱與識別碼後,全部 50 項訊息均已清除。問題源於 EasyEDA Pro 在匯入時,將元件庫名稱相同、但原本應保持獨立的封裝,視為同一個封裝。 尚未證實的事項:電路板僅通過軟體檢查,尚未製造、組裝或量測,因此不能據此對輸出功率、熱性能或電磁相容性(EMC)提出結論。 多數關於 GPT-6 Astra PCB 設計能力的討論,都集中在一項使用 KiCad 的示範。相同工作流程能否在另一款電子設計自動化(EDA)工具中重現,此前尚未有公開示範。 本次測試於 2026 年 9 月 10~11 日進行,使......
AI PCB 設計:透過 EasyEDA Pro 將提示詞轉化為 PCB
重點摘要 AI PCB 設計:透過 AI 代理,在實際的電子設計自動化(EDA)編輯器中,自動完成原理圖建立、元件選型、佈局與驗證,而不只是生成圖片。 工作流程:透過 EasyEDA API 閘道器、開源 API 技能套件與本機橋接伺服器,將 EasyEDA Pro 連接至 AI 程式開發代理,例如 Claude Code 或 Codex。 設定與本機運作:設定約需十分鐘,並完全採用本機優先架構:設計資料、API 呼叫與中間產生的程式碼,都不會離開您的電腦。 製造銜接:由於代理放置的是真實元件庫中的元件,匯出的物料清單(BOM)能對應至 JLCPCB 可採購並組裝的實際料號。 硬體設計一直存在一個與物理原理無關的瓶頸:花費大量時間拖曳符號、重新命名網路,以及微調走線位置。如果這些重複性的操作能交由 AI 代理處理,情況會如何?這個代理不只是畫出一張電路圖片,而是操作實際的 EDA 編輯器,放置真實的符號、導線與封裝,讓您可以將設計直接送交製造。 AI PCB 設計是在 EDA 環境中,透過 AI 代理自動處理部分原理圖建立、元件選型、PCB 佈局與設計驗證工作。這套工作流程已不再停留於構想。透過 ......
PCB 製造用 ODB 檔案實務指南
重點摘要 整合式資料:ODB++ 將製造圖形、網表、疊構與鑽孔跨層範圍整合在同一個資料包中。 減少錯誤:內嵌網表讓 CAM 軟體能在生產之前找出資料錯誤。 匯出前檢查:排除所有設計規則檢查問題、確保電路板外形封閉,並使用檢視器確認鑽孔跨層範圍。 建議做法:使用 Gerber 取得快速報價,同時備妥 ODB++ 資料,以便回覆工程詢問。 一個 Gerber 圖層可能只會表示:「在這裡畫一個 0.5 mm(20 mil)的圓。」ODB++ 則能將相同的圖形描述為 VCC 網路上的焊墊,並指出它連接至一個從第 1 層延伸至第 4 層的金屬化孔。換句話說,製造商收到的是電路板的完整描述,而不只是一組圖稿。 圖 1:CAM 工程師檢查匯入的 ODB++ 製造資料 這一點十分重要,因為製造商每次需要從不同檔案中重新推斷資料關係,都會增加一次出錯的機會。若資料中包含原始設計物件及其關係,可製造性設計(DFM)工具就能根據電路板本身的網表、疊構、鑽孔定義與元件資料進行檢查。本指南將說明 ODB++ 檔案包含哪些內容、資料夾結構如何組織,以及它與現代 Gerber 和 IPC-2581 的差異。同時也會介紹匯出前值......
仿真不收斂排查:SPICE 收斂故障機理與 LTspice 對策實操
電源工程師的日常工作中,經常遇到這種情況:電路圖已經檢查三遍,確認沒有問題,按下執行後,螢幕卻彈出一行紅字,模擬直接停止。網路上的對策五花八門:修改 .options、加入電阻、縮小時間步長,輪流嘗試卻像抽籤。其實,收斂問題九成有跡可循;不了解錯誤訊息背後的數值機理,才會讓排查變成毫無方向的嘗試。 SPICE 電路模擬將電路方程表示為非線性方程組 f(x) = 0,並透過牛頓-拉夫森法,依照下方公式逐步逼近實際解。LTspice 的演算法已比傳統引擎更具容錯能力,但模型與電路結構中的問題,仍需要使用者自行處理。先建立錯誤訊息與對策的對照表,排查時依循明確路線,會比反覆搜尋論壇更有效率。 圖:牛頓-拉夫森法的收斂迭代公式 其中,f′(xn) 在電路中對應的是雅可比矩陣,也就是電路在目前電壓與電流狀態下的電導矩陣。 注意事項 SPICE 收斂問題應先依錯誤類型,定位數值或電路拓撲方面的原因,再調整求解器參數。先確認模型、節點與直流通路合理,再使用直流工作點分析指令 .op、節點初值設定指令 .nodeset,或 GMIN 步進法進行驗證。 一、三類典型錯誤訊息速查 錯誤訊息雖然各式各樣,但大致可歸納為......
EasyEDA Pro 與 KiCad:GPT-6 Astra PCB 設計比較
重點摘要 比較對象:同一個 TPA3116D2 立體聲擴大機專案的兩個版本,分別由 GPT-6 Astra 在不同的 EDA 工具中建立。比較重點在於交付專案之後,您實際上能夠如何使用與修改它。 接地覆銅:EasyEDA Pro 專案將接地覆銅儲存為 28 個固定填充區域;KiCad 專案則保留兩個原生覆銅區域,可在佈局變更後自動重新填充。 驗證:KiCad 最初回報 46 項原理圖一致性問題。這些問題透過修正元件欄位與未連接定義解決,沒有增加額外的規則排除項目。 兩個專案都尚未證實的事項:兩個專案均通過各自設定的軟體檢查,但兩片電路板都尚未製造、組裝、進行電氣測試,或經過正式的 DFM 審查。 當 AI 代理替您建立專案時,EasyEDA Pro 與 KiCad 的比較重點也會改變。此時,比較的不只是哪款工具擁有更好的編輯器、佈線器或操作介面,還包括代理最終交付的專案品質。 原理圖可能正確、電路板可能已完成佈線,設計檢查也可能全部通過。然而,下一次修改時,仍可能暴露出封裝元件庫、元件關聯、覆銅區域或專案可攜性方面的問題。 為了探討這些差異,我們使用 GPT-6 Astra 製作了兩次相同的 TP......