如何避免 PCB 設計中的陷阱
1 分鐘
- 導通孔孔徑設計
- 導通孔槽孔設計
- 導通孔屬性設定
- 走線寬度與間距設計
- 大面積網格銅填充
- 銅箔分布不均
- 銅箔灌注設計
- 結論
設計印刷電路板（PCB）時，必須仔細考量多項因素，才能確保製程順利並避免潛在陷阱。從孔徑與槽孔設計，到線寬與銅箔灌注，掌握這些要點對於打造可靠且功能正常的 PCB 至關重要。本文將探討 PCB 設計中的常見陷阱，並提供克服建議。
導通孔孔徑設計
在 PCB 製造中，0.3 mm 的孔被視為標準孔，小於 0.3 mm 則歸類為小孔。
小孔可能對生產造成多項負面影響：
電鍍困難：孔徑越小，越容易發生電鍍不良或無電鍍。針對小孔，JLCPCB 採用四線低阻製程以確保可靠度。
加工效率降低：小孔需降低鑽孔速度並使用更短鑽頭，導致一次可鑽板材數量減少。因此設計時建議優先採用 0.3 mm 以上孔徑，僅在空間受限時才考慮小孔。
JLCPCB 的最小製程能力：
單／雙面板：0.3 mm（內徑）／0.45 mm（外徑）
多層板：0.15 mm（內徑）／0.25 mm（外徑）
外徑應比內徑大 0.1 mm 以上，建議差距 ≥0.15 mm。
導通孔槽孔設計
PCB 鑽孔中的短槽：長度小於寬度兩倍的槽孔稱為短槽。短槽的最佳長寬比為長度／寬度 ≥2.5（極限值 ≥2）。
長槽選用噴錫處理：若槽孔需經噴錫，建議單邊最小寬度 0.4 mm（絕對最小 0.3 mm），或改採沉金製程。
熱風噴錫需經高壓高溫處理，槽寬過小易導致銅皮剝離。
單面有銅環、另一面無銅環的槽孔，尤其單面銅環槽孔，在高溫應力下更易剝離。
密集排列的槽孔建議採用沉金製程。
導通孔屬性設定
設計時應將孔徑明確區分為 VIA 孔或 PAD 元件孔，切勿混用。
VIA 孔：主要用於層間電氣連接，製程中通常會做防焊處理，JLCPCB 在生產時不對VIA 孔尺寸設公差。
PAD 元件孔：一般為焊接元件而設計的孔。
混用可能導致：
誤將 VIA 孔當成 PAD 元件孔並選擇防焊處理，會使防焊油墨覆蓋或堵塞元件孔，導致無法焊接，也難以控制孔徑。
將 PAD 元件孔當作 VIA 孔，軟體將不會施加防焊，導致需防焊的導通孔未被覆蓋。
走線寬度與間距設計
線路並非越細越好，條件允許時應優先採用較寬線路。細線路導電性較差，易斷裂，良率也較低。
標準線寬／間距：均為 4 mil，小於 4 mil 視為細線。
JLCPCB 最小線寬／間距能力：
| 1 oz | 單／雙面板：0.10/0.10 mm (4/4 mil) 多層板：0.09/0.09 mm (3.5/3.5 mil)；BGA 扇出區允許 3 mil PCB 線圈：0.254 mm |
| 2 oz | 雙面板：0.16/0.16 mm (6.5/6.5 mil) 多層板：0.16/0.20 mm (6.5/8 mil) |
| 2.5 oz | 雙面板：0.2/0.2 mm (8/8 mil) |
| 3.5 oz | 雙面板：0.25/0.25 mm (10/10 mil) |
| 4.5 oz | 雙面板：0.3/0.3 mm (12/12 mil) |
大面積網格銅填充
大面積填銅時，避免使用過細網格，否則將嚴重影響生產。應選擇實心銅或較大網格。細網格可能導致：
防焊覆蓋不足，如圖所示。
AOI（自動光學檢測）可能無法辨識細網格而報錯。
細網格易造成防焊剝落，影響導電性。
若必須使用網格銅或需分割網路，請確保：
網格線寬／間距 ≥0.254 mm。
同一網路的走線間距 ≥0.254 mm。
銅箔分布不均
外層銅箔不均：外層銅箔分布不均會影響電鍍電流平衡，可能導致銅厚過度或樹脂聚集短路。
內層銅箔不均：
當空窗區過大，PP 樹脂膠會聚集並流向無銅區，造成板厚變薄、銅皮皺褶、缺膠白點及分層。
對金手指等關鍵區域有嚴格厚度要求的產品，若對應內層過於空曠，可能導致金手指區域變薄，與連接器插槽接觸不良。
不同層別的銅箔覆蓋率差異過大，亦有板彎風險。
銅箔灌注設計
避免留空：盡量將空窗區填銅。
銅箔遠離一般焊盤：佈線時，確保走線、銅箔與鑽孔間距 ≥0.5 mm，並採用實心銅而非細網格。
凡有金手指的層面皆需鋪銅，以確保成品板厚；同時避免選用厚度不足的疊構。
天線下方銅箔：依產品設計規範放置，避免干擾。
雙面銅箔對稱：確保雙面均鋪銅，避免單面空窗。
落實上述設計要點，可讓 PCB 製造更順利並避開常見陷阱。
結論
優秀的 PCB 設計不僅能穩定運作，更能為電子產品的整體成功奠定基礎。花時間熟悉這些設計要點並融入工作流程，即可享受順暢高效的 PCB 製造體驗。
持續學習
銅箔竊盜如何平衡您的 PCB 以獲得更好的製造結果
PCB 銅補償（Copper Thieving）指南 你是否曾在裸板 PCB 上看到空白區域有小圓點、方塊或網格設計？這就是銅補償（Copper Thieving）的作用，它是改善 PCB 製造均勻性最有效卻經常被忽略的技術之一。若沒有銅補償，板子可能出現鍍層不均、翹曲、蝕刻不均或阻抗問題，使得優秀設計在量產時成為惡夢。 隨著現代 PCB 越來越高密度，板上功能元件越來越多，但也會留下大面積空白層壓區，與密集銅區相鄰，形成銅分布不均問題。銅補償透過在空白區添加非功能性銅圖案來平衡整板的銅分布。 銅補償的重要性 隨著電路複雜度增加，PCB 層內的銅分布變得不均勻。例如一個角落可能有密集接地平面，而另一角落只有零星走線。這種不均衡正是銅補償發揮作用的地方。 銅補償的概念與工作原理 銅補償是在 PCB 層稀疏區域添加非功能性銅圖案（稱為 copper thieves），這些圖案不與任何電氣網路連接，僅用於平衡整板銅密度。在電鍍過程中，電流會偏向孤立銅區，造成鍍厚不均。加入銅補償後，電流分布更均勻，使鍍層厚度一致。 常見銅補償圖案 圓點圖案：小圓形焊盤網格，直徑通常 20–40 mil 方形圖案：規則方形......
ZIF 連接器以無需工具的可靠性簡化軟性電路板組裝
ZIF（零插入力）連接器簡介 曾經嘗試將柔性排線插入連接器時，感覺阻力很大，甚至擔心拉斷尾端或損壞連接器外殼嗎？這正是 ZIF 技術要解決的問題。零插入力（Zero Insertion Force, ZIF）連接器允許將柔性印刷線路（FPC）或扁平電纜（FFC）滑入插座，幾乎不需用力，然後用機械操作將電纜牢固固定。隨著裝置變薄、板面空間縮小以及組裝產線增長，ZIF 連接器已成為不可或缺的技術。 ZIF 連接器在柔性 PCB 設計中的需求 柔性與剛柔結合 PCB 已不再是小眾產品。智慧手機、筆電、穿戴裝置、醫療儀器與車載顯示器都需要可靠的柔性到剛性互連。錯位會造成間歇性接觸、訊號中斷及昂貴返工。ZIF 技術可解決這些問題。 ZIF 連接器的工作原理 ZIF 連接器是兩件式設計：FPC 或 FFC 插入時幾乎無電氣接觸，插入後使用翻轉式或滑動式機械桿（Actuator）施加壓力，使電纜接點與連接器端子可靠接觸。 工具免使用的重要性 ZIF 連接器無需特殊工具即可插拔。操作員只需用指尖或簡單塑膠工具即可打開操作桿、插入電纜並鎖定，生產效率可在 3 秒內完成，而傳統摩擦式連接可能耗時更久。 ZIF 連接器......
印刷電路板設計中的環形環：掌握可靠的導孔連接與精密製造
事實上，我有一個值得思考的問題：你上次實際計算 PCB 最壞情況下的環形圈尺寸，並納入所有製造公差是什麼時候？當你說沒有，或是最近沒有，你絕對不是唯一一個。我們通常只是將焊盤尺寸縮放至 EDA 預設值或我們已經用過的數值，而沒有進一步檢查這個數字是否符合實際的鑽孔偏移、層間對位誤差和蝕刻補償。鍍通孔孔壁與各層銅焊盤之間唯一的機械和電氣連接，就是圍繞在所有已鑽孔洞周圍的那一圈薄薄的銅環。 當它剛好足夠時，根本沒有人會注意到它。一旦它處於臨界狀態，你就會遇到間歇性故障，這些故障會持續存在，並在數月後困擾生產工程師。今天，我們將超越教科書的定義。我們將解構實際上決定你實際環形圈餘裕的公差累積，仔細審視 IPC-6012 等級要求（並給予它們應有的重視），同時也會探討在佈線密度與製造穩健性之間取得平衡的設計技巧。 超越基本公式：究竟是什麼決定了你的環寬 你可以自己計算：環形圈的寬度是焊盤直徑與鑽孔直徑差值的一半。因此，一個 0.7mm 的焊盤和 0.3mm 的鑽孔，在任何一側的環寬都是 0.2mm，或大約 8mil。問題在於，這樣一個小小的計算結果更像是個標稱數值，而非你經過整個製造鏈後會得到的數值。實際......
揭開 PCB 走線的魔法：透過智慧設計提升電子產品效能
簡介 印刷電路板 (PCB) 是現代電子產品的基礎。其核心是導電的銅路徑，稱為 PCB 走線，用於在元件之間傳輸訊號。正確的走線設計直接影響訊號完整性、電源傳輸、電磁干擾 (EMI) 和可製造性。本文涵蓋了 PCB 走線的基礎知識、關鍵設計考量、優化技術，以及 JLCPCB 的能力（包括其免費阻抗計算器）如何幫助設計人員實現可靠的成果。 PCB 走線的基礎知識 PCB 走線是蝕刻在 PCB 基板上的薄型導電路徑，通常由銅製成。這些走線作為電氣訊號在微處理器、電阻、電容和積體電路 (IC) 等各種元件之間傳輸的管道。PCB 走線的設計和特性顯著影響電子裝置的整體效能和可靠性。 ⦁ 走線寬度與阻抗： 走線寬度決定了載流能力、電阻和熱效能。在高頻應用中，控制阻抗 至關重要。JLCPCB 的免費線上阻抗計算器可幫助設計人員達成 50Ω 單端或 100Ω 差分的目標。對於標準 FR-4（介電常數 Dk ~4.5，1 盎司銅），50Ω 微帶線通常需要 10–15 mil 的走線寬度（取決於介質厚度）。在報價時選擇「阻抗控制」，JLCPCB 保證 ±10% 的公差（或可選 ±5%）。 ⦁ 高頻 PCB： 隨著對......
印刷電路板設計中的常見問題與解決方案
PCB（印刷電路板）設計是電子產品開發中至關重要的一環。在設計過程中，我們經常會遇到一些棘手的問題，這些問題可能包括電路設計和佈線規範。了解這些常見問題及其解決方案，可以幫助工程師提升設計的品質和效率。 不合理的電路佈局 電路佈局對於維持訊號完整性和電磁相容性至關重要。不合理的佈局可能導致訊號串擾和電磁干擾等問題。 解決方案： 1. 合理規劃電路板的層次結構，將高速訊號與低速訊號分開，以減少訊號干擾。 2. 分割接地平面，防止形成大面積的接地迴路，降低電磁干擾。 3. 盡可能縮短信號線，以減少傳輸延遲和訊號衰減。 電源雜訊干擾 電源雜訊可能會降低電路效能，甚至導致故障。 解決方案： 1. 使用濾波電容來消除電源雜訊。 2. 在電源端增加去耦電容，以確保每個元件的供電穩定。 3. 優化地線佈局，確保有良好的地線參考平面，減少因地線回流路徑產生的雜訊。 訊號完整性問題 在高速訊號傳輸中，維持訊號完整性是一個常見的挑戰。 解決方案： 1. 使用適當的訊號線寬度和間距，以確保阻抗匹配和訊號完整性。 2. 加強訊號層的接地參考平面，以縮短信號迴流路徑。 3. 使用終端電阻和訊號衰減器，以減少訊號反射和串擾。......
決定 PCB 層數
當您開始設計印刷電路板（PCB）時，需要做出的關鍵決定之一就是確定 PCB 的層數。不同的層數肯定會影響您專案設計的成果。我們想討論其含義，並為您提供簡單的指導方針，幫助您決定PCB 設計中的銅層數量。 了解 PCB 層 分析電路複雜度： 電路的複雜度是決定 PCB 層數的主要因素。具有眾多元件和複雜佈線要求的複雜電路，可能需要額外的層來容納必要的走線和連接。 元件密度高的電路通常需要更多層來容納必要的佈線。如果您的設計涉及多個高速訊號或敏感類比訊號，額外的層可以透過提供獨立的電源和接地層並降低雜訊來幫助改善訊號完整性。此外，高速電路和具有敏感類比訊號的設計需要特別注意訊號完整性。可以利用額外的層來分隔電源和接地層、最小化雜訊，並減少訊號干擾和串擾。 考慮空間限制： 如果您的設計需要安裝在緊湊的電子設備中，您可能會受到電路板尺寸的限制。在這種情況下，您需要最佳化層的使用，以實現所需的功能，同時確保 PCB 能夠放入可用空間內。 評估電源需求： 具有高電源需求的 PCB 設計可能需要額外的層來有效分配電源和管理散熱。獨立的電源和接地層可以增強電源完整性並防止電壓下降。如果您的設計涉及高功率元件，或需......