破解 PCB 走線長度匹配與頻率的關係：終極指南

簡介

多年來，PCB 設計師一直依靠 PCB 長度匹配。通常的想法是，只要將走線設計成相同長度，訊號就會同時到達。然而，這種想法建立在錯誤前提上，可能讓工程師花費數小時除錯，甚至需要重新製作整塊電路板。長度匹配的目的是讓平行路徑上的傳播延遲一致，避免產生偏斜。在源同步匯流排中，數據線必須在時鐘週期的一小部分時間內到達。在差分對中，兩條走線也必須同時到達，否則訊號會退化成共模噪聲。PCB 走線長度匹配與頻率之間的關係，以及頻率是否真正決定設計限制，是常見的混淆主題。

PCB 走線長度匹配與頻率的關係

本指南要回答的問題很直接：頻率是否真的決定匹配規則？

第一個誤解：長度相等就代表同時到達

相同的實體長度並不能保證訊號同時到達。即使兩條走線在 CAD 中的長度完全相同，以下因素仍可能令訊號不同步：

• 層間轉換：不同佈線層會讓訊號接觸不同的介電環境。外層微帶線的傳播速度比埋在芯板中的帶狀線快，因為微帶線的部分電場會穿過空氣。
• 過孔結構：過孔轉換會引入寄生電容和寄生電感，改變有效傳播速度，並增加單純長度計算所忽略的延遲。
• 介電常數變化：層壓板的介電常數（Dk）會在電路板不同位置，甚至同一條走線路徑內發生變化，原因是樹脂與玻璃纖維比例不同，從而造成局部速度變化。
• 銅箔粗糙度與集膚效應：在較高頻率下，電流會集中在粗糙的銅箔表面，使有效電流路徑變長，並扭曲傳播常數。

長度相等不代表延遲相等。CAD 尺上的 mil 數值只是延遲的代理指標，而且並不完全可靠。

第二個誤解：時鐘速度越高，就需要越嚴格的匹配

人們很容易認為，4 GHz 處理器匯流排比 100 MHz 微控制器需要更嚴格的長度匹配。這種直覺將時鐘頻率與真正重要的訊號頻寬混為一談。

數位方波不是單一頻率的音調，而是基頻和理論上無限多個奇次諧波的總和。決定最高有效諧波的不是時鐘速率，而是邊緣的陡峭程度。上升時間非常快、達到 100 ps 的 10 MHz 時鐘，根據膝點頻率近似式 fknee ≈ 0.5/tr，其重要頻率成分可延伸至約 5 GHz。因此，這個看似「慢速」的 10 MHz 時鐘，仍然需要與 5 GHz 訊號相同的長度匹配要求。

相反地，如果 200 MHz 時鐘經過濾波，刻意使用較慢的 2 ns 邊緣，其膝點頻率約為 250 MHz，所需匹配精度會比時鐘速率本身所暗示的寬鬆得多。

真正規則：上升時間決定一切

解決這種混淆的原則是：訊號上升時間決定走線長度匹配容差。邊緣速率決定有效頻寬，而真正控制匹配嚴格程度的是頻寬，而不是載波頻率。

這也重新定義了高速佈局方法。設計師不應只問「我使用什麼頻率」，而應問「訊號邊緣有多快，以及這代表什麼頻寬」。後續所有內容，包括偏斜預算、調整策略和層分配，都源自這個問題。

真正決定長度匹配要求的因素

數位脈衝是寬頻訊號，其能量範圍從直流延伸至遠高於上升時間所決定的膝點頻率。這種寬頻特性正是「在某個頻率進行匹配」容易產生歧義的原因。單一匹配頻率只能代表橫跨多個數量級頻譜的訊號其中一小部分。

要正確匹配，必須了解傳輸介質如何隨頻率變化，而不是將其視為固定常數。三種現象最為關鍵：介電分散、頻率相關損耗，以及上升時間與膝點頻率之間的關係。

高頻下的介電分散與相速度變化

PCB 基材的介電常數（Dk）並不是固定數值，無論是標準 FR-4，還是 Megtron 6 或 Rogers 等高速層壓材料，都會隨頻率逐漸下降，這種現象稱為介電分散。由於傳播速度直接與有效介電常數相關，介電分散意味著訊號速度會隨頻率改變：

其中 c 是光速，epsilon_eff 是走線所感受到的有效介電常數，而該數值本身也會隨頻率變化。

其影響細微但非常關鍵。邊緣中的低頻成分與高頻成分會以略有不同的速度傳播，使邊緣在時間上展寬，也意味著在 1 GHz 下有效的長度匹配，不一定在 10 GHz 下仍然有效。

比較不同材料的模擬數據可以看到明顯的相速度差異。例如，標準 FR-4 的 Dk 從 1 MHz 到 20 GHz 會由約 4.7 降至 3.8，造成相速度約 1.11 倍的變化。Rogers 4350B 或 Megtron 6 等先進材料的介電分散則小得多，可以在不同頻率下保持更一致的速度。

圖 1。FR-4、Rogers 與 Megtron 6 的相速度比較。

頻率相關的介電損耗與偏斜放大

隨著頻率升高，FR-4 的介電損耗正切（Df）會增加，對高頻成分的衰減比低頻成分更嚴重。這種選擇性衰減會令承載時序資訊的快速邊緣變得圓鈍，並改變接收器跨越閾值的時間點。兩條在直流條件下完全匹配的走線，在訊號最高頻率成分下仍然可能產生明顯偏斜。

訊號上升時間與膝點頻率的作用

判斷訊號寬頻程度的實用指標是膝點頻率。上升時間為 1 ns 的方波，其重要能量大約延伸至 500 MHz；上升時間為 100 ps 的方波，則可延伸至約 5 GHz。兩者關係可由以下常用近似式表示：

其中 tr 是 10–90% 上升時間。在膝點頻率以上，邊緣的頻譜能量會快速下降，對訊號形狀的貢獻很小；膝點頻率以下則包含決定時序的主要能量。

膝點頻率直接決定 PCB 所需的長度匹配精度。考慮一個上升時間對應 5 GHz 膝點頻率的訊號。在 FR-4 中，假設傳播速度約為 150 mm/ns，5 GHz 下的波長約為 30 mm。

每毫米延遲的正確計算方式是 t = d/v。因此，在此頻率下，1 mm 長度差異約等於 6.67 ps 偏斜（t = 1 mm／150 mm/ns = 0.00667 ns 或 6.67 ps）。對於 5 Gbps 的 200 ps 位元週期而言，這是相當大的比例，可能會使原本邊緣不足的眼圖閉合。

圖 2。PCB 帶狀線中的相速度和群速度頻寬限制。

差分對長度匹配容差：可以接受多少偏斜？

在建立差分對長度匹配指南時，容差不是固定數值，而是根據系統能夠承受多少時序誤差推導出來，主要取決於三項標準：

1. 位元週期（單位間隔）。數據速度越快，能夠分配給偏斜的絕對時間就越少。
2. 上升時間與眼圖裕量。眼高和眼寬較充足的訊號，比已經接近裕量邊界的訊號能夠承受更多偏斜。
3. 接收器的靈敏度。部分接收器包含每通道去偏斜和時鐘數據恢復功能；其他接收器則沒有，因此需要更嚴格的電路板級匹配。

根據位元週期和上升時間計算偏斜預算

廣泛使用的工程規則是，對內偏斜應保持在 UI 的 5–10% 以內。另一項常見 RF 規則則建議，對內偏斜應低於最快上升邊緣所對應波長的 1/20 至 1/10。

要在時域和實體域之間轉換，應使用傳輸介質的傳播速度。必須清楚區分外層微帶線和內層帶狀線的速度差異。外層微帶線因部分暴露於空氣中，傳播速度較快，通常約為 140–150 mm/ns。相反，內層帶狀線完全包裹在介電基材中，因此速度較慢；對典型 FR-4 而言，v 約為 120–140 mm/ns。

接下來的換算很簡單：

從長度匹配轉向時域延遲匹配

現代高速設計最重要的思維轉變是：應以皮秒為單位，根據時域延遲進行匹配，而不是只根據 mil 或毫米為單位的實體長度進行匹配。原因是，只有當整條路徑上的傳播速度保持不變時，實體長度才是可靠的延遲代理指標；而在實際多層電路板上，傳播速度並不會處處相同。

比較指南：蛇形與鋸齒形長度匹配

知道需要為走線增加多少延遲後，還要以實體方式增加這段銅箔，而增加部分的形狀會影響結果。兩種主要調整技術——蛇形和鋸齒形——分別針對不同訊號情況進行優化。選錯方法，可能引入與原本要修正的偏斜同樣嚴重的訊號完整性問題。

何時使用蛇形長度匹配

蛇形長度匹配會使用由彎曲段連接的平行走線，形成蜿蜒、波浪狀圖形，最適合單端訊號，或原本線間耦合較弱的差分對。

蛇形佈線常被引用的指南是 3W 規則：相鄰蛇形線段之間的間距，至少保持走線寬度的三倍。3W 規則是經驗法則，不是強制性設計規則。

• 訊號完整性敏感度：邊緣越快、偏斜預算越嚴格，就越應增加間距。
• 佈線密度：擁擠的電路板可能無法在所有位置都維持完整的 3W 間距。
• 堆疊結構：走線到參考平面的距離會影響相鄰線段之間的耦合強度。

差分對鋸齒形長度匹配的最佳做法

鋸齒形調整會在走線上，通常是在彎曲位置，增加短小的傾斜「鋸齒」，是緊密耦合差分對的首選技術。

參考表：高速介面長度匹配建議

計算說明：實體長度等效值使用 ΔL = Δt × v 推導，假設標準外層訊號速度 v ≈ 150 mm/ns，即約 5.9 mil/ps。

PCB 走線長度匹配與頻率常見問題

結論：破解 PCB 走線長度匹配與頻率的關係

真正起決定作用的是上升時間，而不是時鐘速度。高時鐘速率必然需要更嚴格匹配的直覺，混淆了載波與訊號真正的頻寬；而實體長度相等就必然同時到達的想法，則忽略了介電分散、層間轉換和頻率相關損耗。