PCB 동박 채우기 설계 가이드: 도금·적층·EMI와 써멀 릴리프
1 분
- 외층 동박 채우기: 2층 및 다층 PCB
- 해결 방법
- 내층 동박 채우기: 다층 PCB
- 동박 채우기 영역에서 써멀 릴리프 패드 사용
- 해치형 및 솔리드형 동박 채우기
- 내층 동박 채우기
- PCB 동박 두께와 완성 기판 두께 계산
- 설계 지침 요약
- 참고: JLCPCB의 패널 동박 채우기가 중요한 이유
PCB 동박이 없는 빈 공간이 지나치게 많으면 제조 공정과 최종 제품의 품질에 부정적인 영향을 줄 수 있습니다. 동박 채우기(Copper Pour)는 PCB의 미사용 영역을 평면 형태의 동박으로 채우는 것을 말합니다. 이는 PCB 설계에서 중요한 작업이며, 주요 PCB 설계 소프트웨어는 동박 채우기 자동 배치 기능을 제공합니다. 동박 채우기는 접지 임피던스를 낮춰 전자기 적합성(EMC)을 개선하고, 전압 강하를 줄여 전력 효율을 높이며, 루프 면적을 줄여 전자기 간섭(EMI)을 완화하는 데 도움이 됩니다.
JLCPCB는 자체 보유한 5개의 지능형 생산 기지에서 업계를 선도하는 장비와 원자재를 사용해 고품질 PCB를 생산해 왔습니다. JLCPCB는 PCB 생산의 모든 공정을 체계적으로 관리합니다. 이 글에서는 JLCPCB 공장을 살펴보며 PCB의 도금 및 에칭 공정, 미사용 기판 영역에 동박 채우기가 필요한 이유, 동박 채우기 설계 시 주의할 사항을 알아봅니다.
미사용 영역을 비워 두면 동박 사용량이 줄어 비용을 절감할 수 있지 않을까요? 실제로 동박 사용량은 줄어들지만, 빈 영역을 동박으로 채우면 품질과 수율을 높이는 데 도움이 되며 이는 비용 절감보다 더 중요합니다.
미사용 영역을 비워 둔 설계
미사용 영역을 동박으로 채운 설계
외층 동박 채우기: 2층 및 다층 PCB
기판에 드라이 필름을 도포한 후, 일정한 전류로 전해 도금을 진행하기 위해 기판을 도금액에 넣습니다.
이미징을 마치고 전해 도금을 준비한 PCB
드라이 필름으로 덮이지 않은 노출 동박은 전류의 작용으로 도금액 속 구리가 석출되면서 두꺼워집니다.
전해액조에서 전해 도금 중인 PCB
이 과정에서는 노출된 동박의 면적이 전류 분포에 영향을 줍니다. 넓은 동박 영역에는 전류가 더 균일하게 분포하므로 PCB 설계 시 넓은 면적에 동박 채우기를 적용하는 것이 좋습니다.
도금을 위해 넓은 면적의 동박이 노출된 상태
반대로 노출된 동박 면적이 작거나 PCB 전체에 고르게 분포하지 않으면 영역마다 흐르는 전류량이 달라지고, PCB 동박의 최종 도금 두께에도 편차가 생깁니다. 전류가 많이 흐르는 영역은 도금층이 더 두꺼워집니다. 이 때문에 공칭 동박 중량이 1 oz인 기판에서 동박 두께가 2 oz 수준까지 증가할 수 있습니다.
도금 시 노출 동박이 부족한 상태
전해 도금의 화학 공정
간격이 매우 좁은 두 트레이스(예: 4 mil 또는 5 mil) 주위에 동박이 없는 상태로 전해 도금을 진행하면 도금층이 지나치게 두꺼워질 수 있습니다. 그러면 에칭 전에 두 트레이스 사이의 드라이 필름을 제거하기 어려워집니다. 그 결과 트레이스 사이에 불필요한 동박이 남아 단락이 발생할 수 있습니다.
간격이 좁은 두 트레이스 사이에 남은 드라이 필름
해결 방법
품질을 확보하려면 설계에서 고립된 트레이스를 가능한 한 만들지 말고, 기판 전체에 동박 채우기를 최대한 적용해야 합니다. 일부 고립된 트레이스 주위에 동박을 배치할 수 없다면 트레이스 사이의 간격을 가능한 한 넓게 설계합니다. 다음은 문제가 있는 설계와 이를 개선한 사례입니다.
동박 채우기가 일부 영역에만 적용된 경우:
개선 전
개선 후
동박 채우기가 전혀 적용되지 않은 경우:
개선 전
개선 후
내층 동박 채우기: 다층 PCB
다층 PCB는 프리프레그를 알맞은 크기로 재단한 뒤 두 코어층 사이 또는 코어층과 동박 시트 사이에 배치하여 적층합니다. 이 적층 구조에 고온과 압력을 가하면 프리프레그 내부의 수지가 녹아 흐른 후 경화되면서 각 층을 접합합니다.
프리프레그
내층 코어
적층판
1) 동박층에 넓은 빈 영역이 있으면 프리프레그의 수지가 동박이 없는 영역을 채우기 위해 더 넓게 퍼져야 합니다. 이로 인해 PCB가 일반적인 두께보다 얇아지거나 동박에 접힘과 주름이 생길 수 있습니다. 수지 보이드가 발생하거나 층간 박리로 이어질 가능성도 있습니다.
동박층에 발생한 접힘
흰색 흔적으로 확인되는 수지층의 보이드
설계 예시:
개선 전
개선 후
2) 골드 핑거가 위치한 내층 영역에 동박이 거의 없으면 골드 핑거 영역의 두께가 예상보다 얇아질 수 있습니다. 이 경우 PCB와 결합 커넥터 슬롯 사이에 접촉 불량 등이 발생할 수 있습니다.
공칭 두께 1.6 mm, 실측 두께 1.41 mm
개선 전: 골드 핑거의 내층 영역에 동박 채우기가 없음
개선 후
골드 핑거가 있는 PCB: 골드 핑거 영역은 두께 요구 사항이 더 엄격하므로 해당 위치의 모든 내층에 동박 채우기를 적용해야 합니다. 주문할 때는 공칭 완성 두께가 충분한 스택업을 선택하고, 허용 가능한 두께의 하한에 가까운 스택업은 피해야 합니다.
다층 기판의 내층 빈 영역에 동박을 채우는 주된 목적은 동박 면적을 늘리고 수지가 퍼져야 하는 면적을 줄여 적층 신뢰성과 완성 기판의 두께 공차를 확보하는 것입니다. 외층 빈 영역의 동박 채우기는 전해 도금 전류를 균일하게 분포시키는 데 목적이 있습니다. 이를 통해 과도한 에칭으로 인한 단락 및 트레이스 박화 위험을 줄이고 표면 동박 두께를 더 균일하게 만들 수 있습니다.
동박 채우기 영역에서 써멀 릴리프 패드 사용
동박은 열전도율이 매우 높습니다(약 380 W/(m·K)). 따라서 패드의 모든 면이 인접한 동박 평면에 직접 연결되어 있으면 납땜 과정에서 열이 매우 빠르게 분산되어 납땜 문제가 발생할 수 있습니다. 써멀 릴리프(Thermal Relief) 패드는 열 분산을 줄이고 납땜 작업을 원활하게 하기 위해 사용합니다.
| 패드 유형 | 직접 연결 | 써멀 릴리프 |
|---|---|---|
| 예시 | ||
| 설명 | 동박 평면에 완전히 연결된 패드는 납땜 시 열을 빠르게 분산시키므로 더 긴 납땜 시간과 더 높은 온도가 필요합니다. 고온에 장시간 노출되면 동박 평면이 변형될 수 있으므로 바람직하지 않습니다. | 권장 설계: 동박 평면 안의 패드 주위에 써멀 릴리프를 적용합니다. 그림에서 검은색 영역은 동박 사이의 간격입니다. 스포크 폭(A)과 간격(B)은 모두 0.25 mm보다 넓어야 합니다. 써멀 릴리프는 불필요한 에너지 소모를 줄여 열 분산을 억제하고 납땜 품질을 높입니다. |
해치형 및 솔리드형 동박 채우기
PCB 트레이스의 분포 정전용량은 고주파 조건에서 영향을 미칩니다. 트레이스 길이가 해당 노이즈 주파수 파장의 1/20보다 길면 트레이스가 안테나처럼 작동하여 노이즈를 주변 공간으로 방사합니다. 접지가 불량한 동박 채우기는 이 노이즈를 더 확산시킬 수 있습니다. 따라서 고주파 회로의 접지 연결은 전기적으로 연속되어야 할 뿐 아니라 접지 지점 사이의 간격도 λ/20 미만이어야 합니다. 트레이스에 배치한 비아는 다층 기판의 접지 평면과 안정적으로 접지하는 데 도움이 됩니다. 적절하게 설계된 동박 평면은 전류 용량을 늘리고 EMI를 줄입니다.
동박 채우기는 일반적으로 솔리드형과 해치형으로 구분합니다. 솔리드형 동박 채우기는 전류 용량을 늘리고 차폐 기능도 제공하지만, 웨이브 솔더링 과정에서 기판 휨이나 PCB 동박이 떨어지는 박리 현상을 일으킬 수 있습니다. 솔리드형 동박 채우기에 슬롯이나 개구부를 설계하면 이러한 문제를 완화할 수 있습니다. 해치형 동박 채우기는 주로 차폐에 사용하며 전류 허용 능력은 높지 않습니다. 동박 면적이 적기 때문에 방열에 유리할 수도 있습니다. 다만 해치형 패턴을 구성하는 동박 세그먼트는 EMI를 증가시킬 수 있습니다. 세그먼트 길이가 회로 동작 주파수의 전기적 길이와 비슷하면 전체 동박 채우기가 다수의 안테나처럼 작동해 간섭 신호를 방사하고, 회로가 전혀 작동하지 않을 수도 있습니다. 따라서 PCB 회로 특성에 맞는 유형을 선택해야 합니다. EMI 요구 사항이 있는 고주파 회로에는 해치형을, 저주파 또는 고전류 회로에는 솔리드형을 사용합니다.
현대 PCB 설계는 더 높은 정밀도와 품질을 요구하므로 주요 PCB 제조업체는 저비용 웨트 필름 공정 대신 드라이 필름 공정을 채택하고 있습니다. 해치형 동박 채우기는 드라이 필름 공정에서 필름 균열을 유발할 수 있으므로 가능한 경우 해치형보다 솔리드형 동박 채우기를 사용하는 것이 좋습니다.
| 동박 채우기 유형 | 미적용 | 해치형 | 솔리드형 |
|---|---|---|---|
| 이미지 | |||
| 설명 | 권장하지 않습니다. 동박 채우기를 적용하지 않으면 기판 휨을 비롯한 결함이 발생할 수 있습니다. | 권장하지 않습니다. 해치형 패턴은 필름 균열을 일으켜 품질 문제로 이어질 수 있습니다. 해치형 동박이 필요하다면 간격(A)과 폭(B)을 모두 0.25 mm보다 크게 설계합니다. | 권장 설계: 빈 영역을 솔리드형 동박으로 채웁니다. 트레이스 및 패드와의 간격은 최소 0.2 mm로 유지하고, 고속 트레이스와는 0.5 mm 이상 간격을 둡니다. |
내층 동박 채우기
동박 잔존율: 에칭 후 내층에 남아 있는 동박 면적이 전체 기판 면적에서 차지하는 비율입니다.
| 동박 잔존율 | 100% | 85% |
|---|---|---|
| 사진 예시 |
적층: 프리프레그를 적절한 크기로 재단한 뒤 내층 코어 사이 또는 코어와 동박 시트 사이에 배치합니다. 적층된 구조물에 열과 압력을 가하면 프리프레그층의 수지가 녹습니다. 수지는 인접한 층에서 동박이 없는 영역으로 흘러 들어가며, 냉각 후 각 층을 접합합니다.
| 재료 | 프리프레그 | 내층 코어 | 적층판 |
|---|---|---|---|
| 사진 |
설계 문제: 내층의 동박 잔존율이 낮으면 프리프레그의 수지가 동박이 없는 영역을 채우기 위해 더 넓게 퍼져야 합니다. 이로 인해 기판이 예상보다 얇아지고 동박층에 접힘이나 주름이 생길 수 있습니다. 수지 보이드가 발생하거나 수지 부족으로 층간 박리가 일어날 가능성도 있습니다.
| 결함 | 동박층 주름 | 수지 보이드 |
|---|---|---|
| 사진 |
설계 권장 사항: 가능한 경우 기판의 빈 영역에 동박 채우기를 적용합니다. 고속 신호 트레이스와는 최소 0.5 mm의 간격을 유지합니다.
| 설계 | 개선 전 | 개선 후 |
|---|---|---|
| 동박층 |
PCB 동박 두께와 완성 기판 두께 계산
이론적 적층판 두께 = 외층 동박 + 경화 후 프리프레그 + 코어
= (0.7×2) + (4.54+4.48) + (1.2+44.84+1.2) = 57.66 mil = 1.46 mm.
이론적 완성 기판 두께 = 솔더 마스크 + 도금 후 외층 동박 + 경화 후 프리프레그 + 코어
= (1×2) + (1.4×2) + (4.54+4.48) + (1.2+44.84+1.2) = 61.06 mil = 1.55 mm.
경화 후 프리프레그 두께 = 경화 전 프리프레그 두께 − 인접 코어층에서 수지가 채워야 하는 두께
= 경화 전 프리프레그 두께 − ((1 − 동박 잔존율) × 동박 두께)
스택업 예시는 아래 표와 같습니다.
레이어 1과 레이어 2를 예로 들면 다음과 같습니다.
- 경화 전 프리프레그 두께 = 4.72 mil, 레이어 2 동박 잔존율 = 85%, 내층 동박 중량 = 1 oz
- 경화 후 프리프레그 두께 = 4.72 − ((1 − 85%) × 1.2) = 4.54 mil.
PCB 동박 두께를 계산할 때 공칭 1 oz 동박은 35 μm이지만, 전처리 및 브라우닝 과정에서 손실이 발생하므로 실제 두께는 30 μm(1.2 mil)입니다.
설계 지침 요약
1. PCB 동박이 없는 빈 영역을 남기지 말고 해당 영역에 동박 채우기를 적용합니다.
2. 동박 채우기를 적용할 수 없다면 2 oz 동박 중량을 기준으로 트레이스를 설계하고, 트레이스 간·트레이스와 패드 간·패드 간 간격을 최소 8 mil로 유지합니다.
3. 동박 채우기는 기능성 트레이스 및 패드와 충분한 간격을 두어야 하며, 0.5 mm 이상이 이상적입니다. 해치형 동박 패턴, 특히 격자가 작은 패턴은 피하고 솔리드형 동박 채우기를 우선 사용합니다.
4. 골드 핑거 영역의 기판 두께가 부족해지는 것을 방지하려면 모든 내층에 동박 채우기를 적용해야 합니다. 완성 두께가 얇은 스택업은 피합니다.
5. PCB 안테나 주변의 동박 채우기는 안테나 동작을 방해하지 않도록 제품별 요구 사항에 맞춰 설계해야 합니다.
참고: JLCPCB의 패널 동박 채우기가 중요한 이유
다층 PCB의 경우 JLCPCB는 기판 두께 부족이나 불균일한 도금처럼 넓은 빈 공간으로 인해 발생할 수 있는 결함을 방지하기 위해 패널의 내층과 외층에 동박 채우기를 추가할 수 있습니다. 동박은 핸들링 스트립, 브리지 피스 등 PCB 유닛 외부 영역에만 추가되며 실제 사용하는 PCB 내부에는 추가되지 않습니다. 피듀셜, 기구 홀, 마우스 바이트 및 V-컷 주위에는 간격을 둡니다.
JLCPCB는 기술 혁신을 추진하는 것을 책임으로 여기며 고객에게 더 폭넓은 PCB 제조 옵션을 제공하기 위해 노력하고 있습니다. JLCPCB는 고품질 PCB 주문부터 100만 개 이상의 정품 전자 부품 조달, 첨단 SMT 장비를 활용한 PCB 조립까지 원스톱 PCBA 서비스도 제공합니다.JLCPCB 공식 웹사이트에서 회원 가입 후 최대 $60의 신규 사용자 쿠폰을 받고 PCB 제작을 시작해 보세요.
지속적인 성장
PCB 설계 기초 가이드: IP2312 3A 충전기 제작 10단계
핵심 요약 이 PCB 설계 기초 가이드는 초보자가 소형 IP2312 3A 리튬 이온 배터리 충전기 PCB를 단계별로 설계할 수 있도록 설명합니다. 널리 사용되는 TP4056 모듈의 업그레이드 사례를 바탕으로 PCB 회로 설계, 부품 배치, 3A 전류에 맞는 트레이스 라우팅, 그라운드 플레인 설계 등 효율적이고 신뢰성 높은 PCB를 만드는 핵심 방법을 다룹니다. 인쇄 회로 기판(PCB)은 전자 부품을 연결하는 기반으로서 대부분의 현대 전자 기기에 사용됩니다. PCB 설계가 처음에는 복잡하게 느껴질 수 있지만, PCB 설계 기초와 올바른 작업 순서를 이해하면 초보자도 충분히 익힐 수 있습니다. 이 가이드에서는 회로 요구사항 정리와 PCB 설계 프로그램 선택부터 레이아웃, 최종 검증 및 제조 파일 생성까지 PCB 기판 설계 과정을 단계별로 살펴봅니다. 이번 예제에서는 리튬 이온 배터리 충전 모듈의 전체 설계 과정을 다룹니다. 널리 사용되는 TP4056 모듈은 충전 전류가 약 1A로 제한되므로 용량이......
PCB 동박 채우기 설계 가이드: 도금·적층·EMI와 써멀 릴리프
PCB 동박이 없는 빈 공간이 지나치게 많으면 제조 공정과 최종 제품의 품질에 부정적인 영향을 줄 수 있습니다. 동박 채우기(Copper Pour)는 PCB의 미사용 영역을 평면 형태의 동박으로 채우는 것을 말합니다. 이는 PCB 설계에서 중요한 작업이며, 주요 PCB 설계 소프트웨어는 동박 채우기 자동 배치 기능을 제공합니다. 동박 채우기는 접지 임피던스를 낮춰 전자기 적합성(EMC)을 개선하고, 전압 강하를 줄여 전력 효율을 높이며, 루프 면적을 줄여 전자기 간섭(EMI)을 완화하는 데 도움이 됩니다. JLCPCB는 자체 보유한 5개의 지능형 생산 기지에서 업계를 선도하는 장비와 원자재를 사용해 고품질 PCB를 생산해 왔습니다. JLCPCB는 PCB 생산의 모든 공정을 체계적으로 관리합니다. 이 글에서는 JLCPCB 공장을 살펴보며 PCB의 도금 및 에칭 공정, 미사용 기판 영역에 동박 채우기가 필요한 이유, 동박 채우기 설계 시 주의할 사항을 알아봅니다. 미사용 영역을 비워 두면 동박 사......
Gerber 파일 체크리스트
설계가 완료된 기판을 제조 발주하기 전, Gerber(거버) 파일을 올바르게 준비·확인하는 작업은 매우 중요합니다. Gerber 파일은 제조 공장이 기판을 만들기 위한 "설계도"이며, 여기에 오류가 있으면 의도한 대로 기판이 생산되지 않아 납기 지연과 추가 비용이 발생합니다. 이 글에서는 실무에서 바로 활용할 수 있는 체크리스트와 구체적인 확인 절차를 정리하였습니다. ▲ Gerber 파일 레이어 구성 예시 (4층 기판). 각 레이어의 역할과 명칭을 사전에 파악해두는 것이 중요합니다. Gerber 파일이란? (용어 정리) Gerber 파일: 기판의 각 레이어(동박, 솔더 마스크, 실크, 외형 등)를 표현하는 벡터 데이터의 집합입니다. 제조 기계는 이 데이터를 읽어 기판을 가공합니다. 드릴 파일(Excellon): 홀 가공 정보가 담긴 파일로, 스루홀이나 비아(층 간 접속 홀)의 위치와 직경이 기재되어 있습니다. DFM(Design for Manufacturing): 제조하기 쉬운 설계로 만들기 ......
PCB 프로토타입 랜딩 페이지
PCB 프로토타입 JLCPCB는 여러분의 전자 아이디어를 신속하고 간단하게 실현할수 있도록 고품질 PCB 프로토타입 서비스를 제공합니다. 당사의 최첨단 PCB 프로토타이핑 솔루션은 새로운 제품 개발이든 기존 제품 개선이든 상관없이 엔지니어, 디자이너, 제조업체의 다양한 요구를 충족합니다. 왜 JLCPCB를 선택해야 할까요? JLCPCB의 PCB 프로토타이핑 프로세스는 개념을 기능적인 설계로 전환할 수 있도록 세심하게 설계되었습니다. 레이어 스태킹, 신호 무결성, 전원 분배가 올바르게 배열된 프로토타입을 보장하여, 아이디어를 빠르고 정확하게 테스트하고 대량 생산으로 원활히 전환할 수 있도록 도와드립니다. 다양한 요구에 맞춘 설계 및 맞춤화 PCB 및 PCBA에 대한 즉각적인 온라인 견적 및 리드 타임 제공 350,000개 이상의 JLCPCB 부품 재고로 즉시 프로젝트 활용 가능 JLCPCB PCB 프로토타이핑 PCB 프로토타입의 주요 응용 분야 웨어러블 기술: 피트니스 트래커나 스마트워치와 같은......
고주파 PCB 설계에서 EMI/EMC 및 신호 무결성 문제 해결 방법
고주파 PCB 설계는 매우 까다로운 작업으로, 전자기 간섭(EMI)과 신호 무결성(SI) 문제가 주요 도전 과제 중 하나입니다. 이러한 문제는 회로 성능을 저하시킬수 있으며, 신뢰성 문제를 야기하고 규제 적합성 테스트에서 실패를 초래할 수 있습니다. 이를 해결하기 위해서는 설계 과정 전반에 걸쳐 철저한 계획과 실행이 필수적입니다. 다음은 이러한 문제를 극복하기 위한 몇 가지 전략입니다. 복잡한 신호 방향을 갖는 네트워크에서 단방향, 양방향 및 다양한 신호 수준에 따라 토폴로지가 신호 품질에 미치는 영향은 각기 다릅니다. 신호 품질에 최적화된 토폴로지를 결정하는 것은 어려운 과제이며, 이를 위해 설계 초기 단계에서 시뮬레이션을 수행해야 합니다. 적합한 토폴로지를 선택하려면 엔지니어가 회로 설계 원리, 신호 유형, 배선의 복잡성 등에 대한 깊은 이해가 필요합니다. 신호 무결성을 위한 PCB 레이아웃 최적화 팁 PCB 레이아웃은 신호 무결성을 보장하는 데 매우 중요한 역할을 합니다. 고주파 설계를 ......
PCB 회로도: 회로 설계의 기초
전자 기기가 어떻게 작동하는지 궁금해 본 적 있나요? 모든 것은 PCB 회로도라는 설계도에서 시작됩니다. 이 설계도는 저항기, 커패시터, 마이크로컨트롤러 같은 부품들이 어떻게 연결되어 회로를 완성하는지 보여주는 지도와 같습니다. 전자공학에 관심이 있거나 이제 막 시작한 초보자라도, PCB 회로도를 이해하는 것은 프로젝트의 중요한 첫걸음입니다. 너무 어렵게 생각하지 마세요. 쉽게 풀어서 설명해 드릴게요. PCB 회로도란? 설명서 없이 가구를 조립하려고 하면 답답하죠? PCB 회로도는 회로의 지도와 같습니다. 저항기, 커패시터, 배선 등 회로 구성 요소와 이들의 연결을 간단한 기호로 표현한 다이어그램입니다. 이 연결은 ‘넷(net)’이라 부르며, 전기가 흐르는 경로를 나타냅니다. 회로도를 통해 설계 과정을 단계별로 안내받는 것과 같으며, 실제 PCB를 만들 때 시행착오를 줄이고 원하는 결과를 얻을 수 있게 도와줍니다. PCB 회로도가 중요한 이유는? 엔지니어들은 회로도를 만드는 것이 단순한 절차가......
