임베디드 패시브 컴포넌트로 더 작고 스마트한 PCB 구현하기

스마트워치나 무선 이어폰을 분해해 보신 적이 있으십니까? 그 작은 폼팩터 안에 어떻게 그 많은 기능이 담겨 있는지 궁금하지 않으셨습니까? 그 핵심 기술 중 하나가 인쇄회로기판(PCB)의 설계를 혁신하고 있는 바로 이 기술입니다. 임베디드 패시브 컴포넌트를 활용하면 수백 개의 개별 부품이 기판 표면을 차지하는 대신, 저항·커패시터·인덕터를 인쇄회로기판의 레이어 내부에 직접 내장할 수 있습니다.

이 기술의 중요성은 날로 커지고 있습니다. 소비자 기기는 갈수록 소형화·박형화되고, 5G 네트워크는 더 짧은 신호 트레이스를 요구하며, 자동차용 레이더 장치는 소형 패키지 안에서 밀리미터파 기능을 구현해야 합니다. 본 글에서는 임베디드 패시브 컴포넌트(임베디드 패시브)가 무엇인지, 차세대 전자기기를 구현하는 데 왜 중요한지, 그리고 임베디드 패시브의 장점을 활용한 PCB를 어떻게 설계하고 제조하는지 살펴보겠습니다.

임베디드 패시브 컴포넌트의 정의와 중요성

PCB 내 임베디드 패시브의 정의 및 유형

임베디드 패시브 컴포넌트란 기판 표면에 실장되는 대신, PCB 기재(substrate) 내부에 내장된 저항·커패시터·인덕터를 말합니다. 상·하단 레이어의 패드 위에 올려지는 것이 아니라, 두 구리 레이어 사이 또는 프리프레그(prepreg)나 코어 내부에 삽입됩니다.

현재 PCB 제조에서 활용되는 주요 유형 세 가지는 다음과 같습니다.

1. 임베디드 저항: 니켈-인(NiP) 합금이나 탄소계 잉크 등의 박막 저항 재료를 내부 구리 레이어에 도포하여 형성합니다. NiP 합금의 일반적인 면저항(sheet resistivity)은 25~250 Ω/□이며, 탄소 필름은 1,000 Ω/□입니다.
2. 임베디드 커패시터: 두 구리 레이어 사이에 고유전율 유전체 재료의 박막을 삽입하여 형성합니다. 바륨 티타네이트 충전 에폭시나 용량성 라미네이트(예: Oak-Mitsui FaradFlex) 등의 재료를 사용하면 1~5 nF/cm² 범위의 정전용량을 구현할 수 있습니다.
3. 임베디드 인덕터: 내부 레이어에 나선형 또는 미앤더(meander) 형태의 패턴을 형성하여 구현합니다. 평면 트레이스로 높은 인덕턴스를 얻기 어려워 드물게 사용되지만, 저값 RF 인덕터(1~50 nH)에는 적합합니다.

핵심 도입 요인: 소형화, 성능, 비용 절감

설계자들이 임베디드 패시브를 선택하는 이유는 세 가지입니다. 첫째는 소형화입니다. 0402 크기의 SMD 커패시터 하나는 패드와 클리어런스를 포함하면 약 1.0 × 0.5 mm의 공간을 차지합니다. 일반적인 BGA 브레이크아웃 보드에는 수백 개의 디커플링 커패시터가 필요하며, 패시브 부품만으로도 기판 면적의 상당 부분이 소요됩니다.

둘째는 전기적 특성입니다. 표면 실장 부품의 솔더 조인트와 패드에는 기생 인덕턴스가 존재합니다. 0402 MLCC의 실장 인덕턴스는 일반적으로 0.5~1.2 nH에 달하며, 1 GHz 이상의 주파수에서는 이 기생 성분이 디커플링 성능을 저하시키고 공진을 유발합니다. 커패시터를 전원·그라운드 플레인 사이에 내장하면 이 루프를 효과적으로 제거할 수 있습니다.

셋째는 장기적인 비용 효율성입니다. 초기 기판 비용은 높지만, 실장 횟수와 검사해야 할 솔더 조인트가 줄어들고, 기판이 소형화되어 패널당 생산 수량이 늘어납니다. 대량 생산 시 비용 절감 효과는 상당합니다.

현대 전자 설계에 주는 주요 이점

기판 면적 축소 및 신호 무결성 향상

디커플링 커패시터와 종단 저항을 내장하면 이산 패시브 부품이 차지하던 기판 면적의 30~50%를 회수할 수 있습니다. 이 여유 공간은 제품 소형화에 활용하거나, 기판에 더 많은 기능을 추가하는 데 사용할 수 있습니다.

신호 무결성은 다음과 같이 정량적으로 개선됩니다.

낮은 기생 인덕턴스 덕분에 전원 공급 네트워크는 고주파 대역에서도 낮은 임피던스를 유지합니다. 이는 빠른 슬루레이트 과도전류(1 A/ns 이상)를 요구하는 최신 프로세서에 필수적인 특성입니다.

향상된 열 관리와 신뢰성

다수의 소형 표면 실장 저항은 좁은 면적에 열을 집중시킵니다. 저항 소자를 내부 레이어에 분산 배치하면, 열이 구리 레이어와 라미네이트 전체에 균일하게 퍼집니다.

임베디드 패시브에는 솔더 연결부가 없으므로 신뢰성이 향상됩니다. 솔더 조인트는 열 사이클과 진동에 취약하며, IPC-A-610 Class 3 기준에서 가장 중요한 품질 지표 중 하나입니다. 수백 개의 조인트를 제거함으로써 어셈블리의 MTBF(평균 무고장 시간)가 향상됩니다. 또한 임베디드 패시브는 라미네이트 내부에 밀봉되어 있어, 표면 실장 부품에 영향을 미치는 습기, 플럭스 잔사, 기타 오염 물질로부터 차단됩니다.

성공적인 내장을 위한 설계 고려 사항

배치, 레이어 통합 및 DFM 규칙

패시브 내장에 관한 고려 사항은 설계 완료 후가 아니라, 스택업 정의 단계에서 반드시 결정해야 합니다. 권장 프로세스는 다음과 같습니다.

1. 후보 선별: BOM에서 기판 면적을 많이 차지하거나 성능상 중요한 위치에 있는 패시브를 검토하십시오. 디커플링 캡, 종단 저항, RF 매칭 부품이 최적의 후보입니다.
2. 스택업 결정: 내장 소자를 위한 내부 레이어를 확보하십시오. 임베디드 커패시터는 플레인 사이에 얇은 유전체(4~24 μm)가 필요하고, 임베디드 저항은 저항 필름이 형성된 레이어가 필요합니다.
3. 설계 규칙 설정: 임베디드 저항의 최소 트레이스 폭은 0.2 mm, 임베디드 저항과 다른 구리 간 최소 간격은 0.15 mm로 설정하십시오.
4. 공차 고려: 임베디드 저항의 공차는 레이저 트리밍 없이 ±5~10%, 트리밍 적용 시 ±1%입니다. 임베디드 커패시터의 공차는 ±10~20%입니다.
5. DFM 분석 수행: 제조 전 DFM(설계의 제조 용이성) 분석을 의뢰하여, 클리어런스 문제, 레이어 전환 불량, 비현실적인 공차가 없는지 확인하십시오.

애플리케이션 요구에 맞는 부품 선정

모든 패시브를 내장할 필요는 없습니다. 저항은 10 Ω~10 kΩ 범위에서 내장하는 것이 가장 효과적입니다. 임베디드 커패시터는 10 nF 이하에서만 효과적으로 동작하므로, 고주파 디커플링에는 적합하지만 에너지 저장 용도로는 너무 작습니다.

전력 소산도 중요한 고려 사항입니다. FR4의 열전도율이 낮기 때문에(약 0.3 W/mK), 임베디드 저항 하나당 허용 전력 소산은 50~100 mW로 제한됩니다. 더 높은 전력이 필요한 경우에는 에어플로우가 확보된 이산 표면 실장 부품을 사용해야 합니다.

패시브 내장 여부를 평가할 때 다음 사항을 고려하십시오.

• 해당 값을 해당 기술로 내장할 수 있는가?
• 회로가 ±5~20%의 공차를 허용하는가?
• 전력 손실과 열 문제를 기판 내에서 처리할 수 있는가?
• 해당 부품이 기생 성분이 문제되는 고주파 경로에 있는가?
• 내장함으로써 기판 면적을 절감하거나 성능을 향상시킬 수 있는가?

임베디드 패시브 컴포넌트의 정밀 제조

빌드업, 캐비티 형성 및 부품 통합 공정

임베디드 패시브가 포함된 PCB 제조 공정은 일반적인 다층 기판 공정보다 복잡합니다. 박막 저항의 경우, 저항 합금(예: NiP) 레이어가 접합된 동박 적층판(copper-clad core)에서 시작합니다.

• 포토리소그래피로 저항 소자의 형태를 저항층에 패터닝합니다.
• 구리를 에칭하여 회로 패턴을 형성하고, 저항 소자를 남깁니다.
• 저항 소자를 코팅재로 보호합니다.
• 프리프레그와 다른 레이어와 함께 라미네이션합니다.
• 필요한 경우 레이저 트리밍으로 저항 공차를 개선합니다.

임베디드 커패시터도 구리 레이어 사이에 얇은 용량성 라미네이트(유전체 두께 4~24 μm)를 라미네이션한 후, 구리를 패터닝하여 플레이트를 형성하는 방식으로 시작합니다. 캐비티 내장 방식은 기재에 캐비티를 가공하고, 공장에서 트리밍된 이산 부품을 캐비티에 삽입한 후, 수지로 밀봉한 다음 다음 레이어를 라미네이션하는 방식으로 진행됩니다.

무결점·고수율을 위한 고급 검사

라미네이션 후 내장 부품을 육안으로 검사할 수 없다는 점이 가장 큰 과제입니다. 제조사들은 다음과 같은 전문화된 검사 방법을 활용합니다.

• 공정 중 저항 측정: 에칭 후, 라미네이션 전에 저항을 측정하며, 이 단계가 레이저 트리밍의 마지막 기회입니다.
• LCR 측정: 임베디드 커패시터는 지정 주파수(일반적으로 1 MHz)에서 정전용량과 소산 계수를 측정합니다.
• 시간 영역 반사계(TDR): 임피던스 연속성과 신호 반사를 유발할 수 있는 결함을 검사합니다.
• 단면 분석: 패널 쿠폰을 파괴 평가하여 레이어 정렬, 유전체 두께, 소자 무결성을 확인합니다.
• X선 검사: 캐비티 내장형 이산 부품에 대한 비파괴 스크리닝을 수행합니다.

이러한 절차는 고신뢰성 애플리케이션을 위한 리지드 PCB의 IPC-6012 Class 3 인증 요건을 충족합니다.

임베디드 패시브 컴포넌트 PCB에 대한 JLCPCB의 전문성

첨단 PCB 및 패키징 역량

임베디드 패시브 컴포넌트 PCB는 최첨단 공정 기술과 품질 관리를 갖춘 제조사가 필요합니다. JLCPCB는 박막 임베디드 저항, 고유전율 임베디드 커패시터, 캐비티 내장형 부품 등 모든 유형의 내장 방식을 지원합니다.

생산 설비에는 75 μm 이하의 마이크로비아를 위한 레이저 드릴링과, 임베디드 패시브의 엄격한 공차를 충족하기 위한 캐비티 형성용 심도 제어 라우팅이 갖춰져 있습니다. 임베디드 디커플링이 포함된 6층 HDI 기판부터 임베디드 종단 저항이 적용된 10층 RF 기판까지, 엔지니어들이 스택업 사양 결정을 지원합니다. JLCPCB의 DFM 검토는 클리어런스 부족, 비현실적인 공차 요건, 커패시터 플레이트 정렬의 레이어 레지스트레이션 문제 등 임베디드 패시브 설계의 잠재적 문제를 사전에 발견합니다. 실시간 견적 엔진은 추가 공정 단계를 반영하므로, 설계 단계에서 비용-편익 분석에 필요한 비용 정보를 즉시 확인하실 수 있습니다.

고밀도·고성능 기판에서 검증된 신뢰성

JLCPCB의 품질 시스템은 IPC-6012 및 IPC-A-600 Class 2, Class 3 요건을 충족하며, 자동차·항공우주·의료·통신 애플리케이션에 요구되는 추적성과 공정 관리를 제공합니다. JLCPCB는 임베디드 패시브가 포함된 기판에 대해 전기적 검사 외에 추가 공정 검사를 실시합니다. 다음 설계에 임베디드 패시브 기술의 적용을 고려 중이시라면, 거버 파일을 업로드하여 즉시 견적을 받아보시고 해당 기술의 적합성을 확인해 보십시오.

자주 묻는 질문(FAQ)

결론

임베디드 패시브 컴포넌트는 PCB 설계의 중요한 도약을 의미하며, 엔지니어들이 더 작고, 더 빠르며, 더 신뢰할 수 있는 전자 제품을 만들 수 있게 합니다. 저항·커패시터·인덕터를 기판 레이어 내부에 내장함으로써, 설계자는 기판 크기를 획기적으로 줄이고, 기생 효과를 최소화하며, 신호 무결성을 향상시키고, 장기적인 어셈블리 비용을 절감하면서 전반적인 제품 신뢰성을 높일 수 있습니다.

소비자 가전, 5G 기기, 자동차 레이더, 고주파 애플리케이션이 점점 더 소형화되고 고성능화를 요구하는 가운데, 임베디드 패시브는 더 이상 틈새 기술이 아닌 경쟁력의 필수 요소가 되고 있습니다.

다음 프로젝트에서 더 작고 스마트한 PCB를 구현할 준비가 되셨습니까? JLCPCB는 고급 임베디드 패시브 역량, 전문적인 DFM 지원, 그리고 신뢰할 수 있는 제조 서비스로 여러분의 혁신적인 설계를 현실로 만들어 드립니다. 지금 바로 거버 파일을 업로드하여 PCB 기술의 미래를 경험해 보십시오.