코플래너 도파관(CPW) 설계: 고주파 PCB에서의 장점과 주의점

RF·마이크로파 PCB에서 신호선 양옆에 같은 층의 접지 동박을 두는 이유는 무엇일까요? 이런 구조를 코플래너 도파관(CPW)이라고 합니다. 5G 기지국이나 77 GHz 차량용 레이더 같은 고주파 설계에 적용할 수 있는 전송선로 형태입니다. 1 GHz를 넘는 설계에서는 선로 구조가 신호 무결성, EMI, 제조 수율에 영향을 줄 수 있습니다.

마이크로스트립과 스트립라인도 널리 쓰이지만, CPW에는 고주파 설계에서 유용한 별도의 특성이 있습니다. 이 글에서는 CPW의 구조, 장점, 임피던스 설계와 제조 시 확인할 사항을 살펴봅니다. RF 프런트엔드와 고속 디지털 링크에 어떤 전송선로가 적합한지 판단할 때 참고할 수 있습니다.

코플래너 도파관(CPW)이란?

기본 구조와 동작 원리

CPW는 신호선과 접지 도체가 PCB의 같은 층에 놓이는 평면 전송선로입니다. 가운데 신호선이 있고, 일정한 간격을 두고 양옆에 접지 동박이 배치됩니다. 세 도체는 절연 기판 위에 형성됩니다.

전기장은 주로 신호선과 양쪽 접지 사이의 틈에 분포합니다. 마이크로스트립은 신호선 아래의 별도 접지층을 주요 귀환 경로로 사용하지만, CPW는 같은 층의 인접 접지 도체를 이용합니다. 접지형 구조에서는 아래쪽 접지면도 귀환 경로에 영향을 줍니다.

실무에서 구분할 구조는 다음과 같습니다.

• 기본 CPW(하부 접지면 없음): 신호선과 양옆의 접지 도체가 윗면에 있고 바로 아래에 접지면을 두지 않습니다. 실제 적용 여부는 회로와 적층 구조에 따라 달라집니다.
• 하부 도체가 있는 CPW(CBCPW) 또는 접지형 CPW(GCPW): 신호선 아래 접지면을 추가하고 스티칭 비아로 위아래 접지를 연결합니다. PCB에서 자주 사용하는 구조이며 귀환 경로와 선로 간 분리를 설계하기 쉽습니다.

특성 임피던스는 신호선 폭(W), 접지와의 간격(G), 기판 두께(H), 기판 유전율(Dk)에 따라 달라집니다. 원문은 FR4(Dk = 4.4)의 50 Ω 설계 예로 선폭 약 0.3 mm와 간격 0.15 mm를 제시합니다. 실제 값은 적층 구조에 크게 좌우되므로 그대로 다른 보드에 적용하면 안 됩니다.

마이크로스트립·스트립라인 대신 CPW를 선택할 때

선택 기준은 주파수만이 아닙니다. 부품 연결 방식, 필요한 절연, 공간, 적층 구조, 손실과 제조 공차를 함께 봐야 합니다. 원문은 10 GHz 이상에서 CPW의 이점을 강조하고 30 GHz 이상의 밀리미터파 설계를 예로 듭니다. 다만 CPW가 특정 주파수 이상에서 반드시 필요한 것은 아닙니다.

다음 표의 주파수 범위와 성능 평가는 원문의 개략적 비교이며, 개별 설계의 성능 한계나 보증값이 아닙니다.

CPW에서는 선로와 같은 면에 있는 표면실장 부품을 바로 연결하기 편리합니다. 특히 MMIC(모놀리식 마이크로파 집적회로)의 신호 패드와 접지 패드가 같은 면에 있을 때 유용합니다. 연결 구조에 따라 신호·접지 경로의 비아를 줄여 기생 인덕턴스와 불연속성을 완화할 수 있지만, 접지형 CPW의 스티칭 비아까지 불필요해지는 것은 아닙니다.

고주파 PCB에서 CPW를 사용하는 이유

신호 무결성과 손실 관리

주파수가 높아질수록 전송선로의 장 분포와 불연속성이 중요해집니다. 마이크로스트립은 일부 전기장이 공기와 기판에 나뉘어 분포하고, 유효 유전율도 주파수에 따라 달라질 수 있습니다. CPW는 신호선과 인접 접지 사이에 전기장이 집중되는 구조이므로 설계 조건에 따라 분산과 왜곡을 관리하기 쉽습니다.

인접한 접지 동박은 굴곡이나 분기점에서의 방사를 줄이는 데 도움이 될 수 있습니다. 부품과 선로를 같은 면에서 연결하면 일부 비아 전이를 피할 수 있어 임피던스 불연속도 줄일 수 있습니다. 다만 실제 삽입 손실과 방사 특성은 구조, 재료, 주파수와 전이부 설계에 따라 달라집니다.

EMI 관리와 제한된 공간에서의 배치

양쪽 접지 도체가 신호선의 전자기장을 일정 부분 둘러싸므로 인접 선로 간 결합을 관리할 수 있습니다.

주요 설계상 이점은 다음과 같습니다.

• 같은 층의 접지가 인접 선로 사이의 크로스토크를 줄이는 데 도움이 됩니다.
• GCPW에서는 위쪽 접지 도체와 아래쪽 접지면이 함께 준차폐 구조를 형성하면서 표면 부품 연결이 가능합니다.
• 가장자리 접지를 비아로 연결한 비아 펜스는 원치 않는 모드를 억제하고 장 분포를 제어하는 데 유용합니다.
• 선폭과 간격을 함께 조정할 수 있어 좁은 배선 구역에서 목표 임피던스를 맞출 선택지가 늘어납니다.

적층 구조가 고정된 마이크로스트립에서는 선폭이 주요 조정 변수입니다. CPW는 선폭 외에 접지 간격도 조정할 수 있습니다. 예를 들어 간격을 줄이면 더 좁은 신호선으로 50 Ω에 접근할 수 있지만, 최종 값은 필드 솔버로 확인해야 합니다.

CPW 설계의 핵심 방법

임피던스 계산과 선로 치수 최적화

CPW의 특성 임피던스는 다음 네 가지 변수를 중심으로 결정됩니다.

• 신호선 폭(W): 폭이 넓어지면 일반적으로 임피던스가 낮아집니다.
• 간격(G): 신호선과 접지 사이가 넓어지면 일반적으로 임피던스가 높아집니다.
• 기판 두께(H): 구조에 따라 임피던스에 영향을 줍니다.
• 유전율(Dk): 유전율이 높을수록 일반적으로 임피던스는 낮아집니다.

하부 접지면이 없는 이상적인 CPW의 해석에는 W/(W + 2G) 비율과 완전 타원 적분이 사용됩니다. 원문에 제시된 단순화 식은 다음과 같습니다.

Z0 = (30 π) / (√Dk_eff × (K(k) / K′(k)))

여기서 K(k)는 제1종 완전 타원 적분, K′(k)는 보완 인자에 대한 적분입니다. 실무에서는 손으로 계산하기보다 필드 솔버나 임피던스 계산기를 사용합니다. GCPW에는 아래쪽 접지면의 영향도 포함해야 합니다. EasyEDA, Altium Designer, KiCad 같은 EDA 도구의 계산 기능이나 Si9000 등의 필드 솔버를 활용할 수 있습니다. 관련 개념은 반사와 임피던스 정합 계산 가이드에서 볼 수 있습니다.

원문에 제시된 50 Ω GCPW 치수 예시는 아래와 같습니다. 각 행은 해당 적층 구조를 가정한 예시일 뿐이며, 생산 전 실제 재료·동박 두께·솔더마스크·제조 공차를 반영해 다시 계산해야 합니다.

접지면 구성과 스티칭 비아 배치

GCPW의 접지 비아는 단순한 선택 요소가 아닙니다. 같은 층의 접지 도체와 아래층 접지면을 연결해 원치 않는 평행판 모드를 억제하고 고속 PCB 신호 무결성을 관리하는 역할을 합니다.

원문에서 제시하는 배치 참고값은 다음과 같습니다. 실제 간격은 최고 사용 주파수의 기판 내 파장, 적층 구조와 제조 한계로 검증해야 합니다.

• CPW 신호선의 양쪽을 따라 접지 비아를 일정한 간격으로 배치합니다.
• 최고 동작 주파수에서 비아 간격을 파장의 1/20보다 작게 잡는 기준을 검토합니다. 원문은 10 GHz FR4 설계에서 최대 약 0.7 mm를 예로 듭니다.
• 첫 번째 비아 열은 제조 규칙이 허용하는 한 틈 가장자리에 가깝게 둡니다. 원문의 예는 0.2~0.3 mm입니다.
• 20 GHz를 넘는 설계에서는 엇갈린 비아 열을 여러 줄 두어 비아 펜스 효과를 검토합니다.
• 굽힘, T 분기, 부품 패드 같은 전이부에서는 비아 밀도를 조정합니다.
• 신호선 양쪽 접지 동박의 폭은 원문의 기준으로 최소 간격의 3배(3G), 권장 5배(5G)를 참고합니다.

GCPW에서 신호선 아래의 기준 접지면은 연속적으로 유지해야 합니다. 슬롯, 절개, 접지 분할은 임피던스 불연속을 만들 수 있습니다. 같은 층의 접지와 하부 접지면이 모두 전류 귀환과 장 분포에 관여하므로, 두 경로를 함께 검토해야 합니다.

CPW PCB 제조 시 확인할 사항

식각 정밀도와 동박 단면

CPW는 접지 간격의 변화가 임피던스에 직접 영향을 주므로 식각 공차에 민감합니다. 예를 들어 목표 간격이 0.15 mm이고 오차가 ±0.025 mm라면 실제 간격은 0.125~0.175 mm가 됩니다. 이는 목표값 대비 ±16.7%이며 최대와 최소 사이의 폭은 목표값의 약 33%입니다. 실제 임피던스 변화는 비례식만으로 판단할 수 없으므로 계산 또는 측정해야 합니다.

주요 제조 변수는 다음과 같습니다.

식각 단면: 화학 식각 후 동박 단면은 사다리꼴이 될 수 있어 윗면과 기판 쪽의 간격이 달라집니다. 원문은 1 oz(35 µm) 동박에서 측면 언더컷 20~30 µm를 예로 듭니다.

동박 표면 거칠기: 높은 주파수에서는 표피 깊이가 동박 거칠기와 비슷한 규모가 되어 도체 손실이 커질 수 있습니다. 원문은 일반 FR4 동박의 Rz를 약 6~10 µm, 저조도 동박(HVLP, VLP)을 약 2~3 µm로 제시합니다. 실제 값은 사용 동박의 사양을 확인해야 합니다.

최소 간격: 일반 공정의 예로 0.1 mm(4 mil), 고급 공정의 예로 0.075 mm(3 mil) 이하가 제시됩니다. 제조사가 지원하는 실제 최소 간격은 동박 두께와 공정 옵션별로 확인해야 합니다.

기판 재료 선택과 공차 관리

기판의 Dk와 Df는 특히 높은 주파수에서 전송 특성에 영향을 줍니다. 아래 표는 원문에 제시된 재료별 비교 예시입니다. 수치와 상대 비용은 공급사, 제품 등급, 측정 조건과 주문 시점에 따라 달라질 수 있으므로 구매 사양으로 사용하기 전 확인해야 합니다.

원문은 6 GHz 이하에서 Dk 차이를 반영하면 표준 또는 고속 FR4를 사용할 수 있다고 설명하고, 그 이상에서는 Rogers RO4000 계열 등 저손실 재료를 검토하도록 권합니다. 그러나 6 GHz는 모든 설계에 적용되는 절대 경계가 아닙니다. 허용 손실, 선로 길이와 적층 구조에 따라 재료를 선택해야 합니다. Dk 공차도 임피던스 정확도에 영향을 줍니다. 원문은 표준 FR4의 Dk 변동 ±10%가 임피던스를 5% 이상 변화시킬 수 있다고 예시하며, Rogers 소재의 ±1.5% 수준과 비교합니다. 관련 설계 원리는 고속 PCB 임피던스 방정식을 참고하세요.

JLCPCB에서 CPW PCB 제조를 검토할 때

고주파 설계에 필요한 제조 옵션

CPW PCB 제조에서는 선폭·간격뿐 아니라 적층 구조와 재료의 일관성도 확인해야 합니다. JLCPCB는 다층 PCB의 제어 임피던스 옵션에서 표준 ±10% 공차를 안내하며, 일부 공정에서는 최소 선폭·간격 3.5 mil(0.09 mm)을 제시합니다. Rogers RO4350B, RO4003C 및 PTFE 계열 소재의 적용 가능 여부는 기판 유형과 현재 옵션에 따라 다릅니다. 주문 전에 해당 조건을 PCB 제조 사양과 견적 화면에서 확인해야 합니다.

DFM 검토와 제조 가능성

Gerber 파일을 제출할 때는 CPW의 간격, 비아 위치, 목표 임피던스가 선택한 제조 옵션에 맞는지 검토해야 합니다. 설계 단계에서 제조 공차를 확인하면 제작 전에 수정할 부분을 찾는 데 도움이 됩니다.

특히 다음 사항을 확인합니다.

• 설정한 간격이 선택한 동박 두께와 공정에서 안정적으로 식각 가능한지
• 접지 비아가 간격 가장자리와 드릴 위치 공차를 충족하는지
• 목표 임피던스와 선택 가능한 적층·재료가 일치하는지

견적 화면에서 FR4와 Rogers 같은 재료 옵션, 제어 임피던스 요구사항에 따른 비용 차이를 비교할 수 있습니다. 실제 표시 옵션과 가격은 주문 조건에 따라 확인해야 합니다.

시제품에서 양산 검토까지

CPW 설계는 보통 시제품의 측정 결과를 바탕으로 선로 치수와 재료를 조정합니다. 원문은 표준 기판 제작에 1~2일을 예로 들지만, 고주파 소재의 일정은 주문 조건에 따라 다르므로 견적 단계에서 확인해야 합니다.

표면실장 부품을 전송선로 가까이에 연결하는 구조라면 PCB 제조와 SMT 조립 옵션을 함께 검토할 수 있습니다. 원문에 등장하는 PCB 제작 시작가 $2, 스텐실 시작가 $6는 특정 시점과 조건의 예시이며, 현재 가격이나 모든 주문에 적용되는 약속으로 해석하면 안 됩니다.

코플래너 도파관 FAQ