고속 강체 PCB 설계에서 신호 무결성을 위한 실용적 가이드

우리가 자주 사용하는 신호 무결성이라는 용어는 실제로 무엇일까요? 신호 파라미터와 관련된 것인가요, 아니면 시스템 파라미터와 관련된 것인가요? 쉽게 말하면, 신호가 전선이나 전송 라인을 통해 이동할 때 전송된 곳과 수신된 곳에서 일부 파라미터가 변경됩니다. 고속 신호의 경우 신호 손실이 더욱 커져 데이터 손실과 신호 손상 문제가 발생합니다. 그렇다면 어떤 유형의 신호가 방해를 받고 어떻게 변경될까요? 전송 중 신호가 특성을 바꾸는 4가지 주요 현상에 대해 설명했습니다.

두 번째 질문에 대해, 어떤 유형의 신호인가: 기본적으로 고주파라면 더 높은 속도로 스위칭하는 0과 1이 있어야 합니다. 0이 1이 되거나 1이 0이 되면 데이터 손실이 발생합니다. 물론 코드 수정 기법도 있지만 그것은 다른 날의 주제입니다. 이 문제를 해결하기 위해서는 스택업 설계와 임피던스 제어와 같은 요소를 고려해야 합니다. 설계팀은 더 작은 폼 팩터 기기를 추구함으로써 무결성을 향상시킬 수 있습니다. 이는 신호의 기생 효과도 줄입니다. 이 글에서는 신호 무결성의 기초, 레이아웃 전략, 이를 완전히 해결하거나 제거하는 방법을 살펴보겠습니다.

신호 무결성 기초:

트레이스는 저주파에서 단순한 연결로 작동합니다. 하지만 동일한 트레이스들이 고주파에서는 전송 라인으로 작동하여 링잉, 반사, 크로스토크 및 기타 바람직하지 않은 결과를 초래합니다. 고속 IC 간의 신뢰할 수 있는 통신을 달성하려면 적절한 신호 무결성을 유지해야 합니다.

회로 기판에서 신호 품질이 저하될 수 있는 여러 범주에 속하는 여러 요소가 있습니다. 위에서 언급한 기준들은 여기의 다른 글에서도 다룹니다. 다음 네 가지 신호 무결성 저하의 주요 영역을 인지해야 합니다:

1) 전자기 간섭(EMI):

EMI는 PCB 설계의 기초에 따르면 원치 않는 전기 충격으로 인한 간섭의 한 유형입니다. 고속 전송이 적절히 제어되지 않으면 전자기 간섭(EMI)과 신호 손실을 초래할 수 있습니다. 본질적으로 이것은 안테나 효과의 한 형태로, 한 칩의 전자기 간섭이 두 번째 칩의 간섭을 방해하고 모든 설계에서 계속됩니다. 이런 종류의 문제는 귀환 경로 누락이 원인입니다. 자세한 내용은 EMI 심층 기사를 참조하세요.

2) 의도치 않은 전자기 결합(크로스토크):

촘촘하게 라우팅된 배선에서 신호 간의 의도치 않은 상호 작용은 하나의 신호가 다른 신호를 방해하는 크로스토크를 유발할 수 있습니다. 서로 옆에서 두 대화가 이루어지는 것을 생각해 보세요. 화자들이 너무 가까이 있어 서로의 말을 엿듣게 되면 주의가 산만해질 수 있습니다. 이와 마찬가지로 회로 기판의 트레이스들이 너무 가까이 있으면 하나의 신호가 의도치 않게 다른 신호를 "듣게" 되어 간섭이 발생할 수 있습니다.

3) 동시 스위칭 노이즈(그라운드 바운스):

회로 기판에 고와 저 상태 사이를 번갈아 전환하는 부품이 많을 경우, 전압 레벨이 낮아질 때 그라운드 전위로 돌아가지 않을 수 있습니다. 저 상태의 전압 레벨이 너무 높이 튀면 신호의 저 상태가 고 상태로 잘못 인식될 수 있습니다. 이런 현상이 동시에 여러 번 발생하면 회로가 오작동하여 잘못된 스위칭이나 중복 스위칭을 일으킬 수 있습니다.

4) 임피던스 불일치:

신호 무결성의 기초에 따르면, 임피던스 불일치는 트레이스를 따라 전기 저항(임피던스)에 변화가 있을 때 발생합니다. 이것은 집적 회로로 들어가거나 나오는 고속 신호에 특히 중요합니다. 이 불일치로 인한 신호 반사는 신호 왜곡을 초래합니다. 임피던스 불일치에 대해 더 알아보려면 심층 게시물을 방문하세요.

신호 무결성을 언제 걱정해야 할까?

기술적으로 모든 설계에는 신호 무결성 문제가 어느 정도 있지만, 고속 디지털 신호를 다루지 않는 한 이러한 문제는 일반적으로 제품 동작에 영향을 미치거나 과도한 노이즈를 발생시키지 않습니다. 모든 PCB를 고속 방법으로 설계할 필요는 없습니다. 설계가 이 범주에 속하는지 확인하려면 다음 단계를 따르세요:

• 최대 주파수 콘텐츠(Fm)가 50 MHz를 초과하는 경우

• 가장 빠른 상승/하강 시간(Tr)이 10ns 미만인 경우

• 데이터 전송 속도가 20 Mbps를 초과하는 경우

• 근사치 사용: Fm ≈ 0.5/Tr

신호 무결성 테스트 방법:

신호 무결성을 평가하기 위해 수행할 수 있는 다른 테스트도 있지만, 벡터 네트워크 분석기(VNA)를 사용한 S 파라미터 측정과 표준 테스트 비트스트림을 사용한 아이 다이어그램 테스트가 디지털 시스템의 가장 중요한 두 가지 테스트입니다. 오실로스코프는 일반적으로 비트 오류율 계산과 아이 다이어그램에 사용되지만, 일부 VNA는 아이 다이어그램을 생성할 수 있습니다.

디지털 채널 평가에서 아이 다이어그램 측정과 추출된 비트 오류율은 필수적입니다. 이들은 손실, 신호 반사로 인한 ISI, 지터를 정량화하고 등화 조정의 필요성을 가능하게 하는 종합적인 평가를 제공합니다.

아이 다이어그램 분석:

이것은 실제 시스템에서 신호 무결성을 확인하는 방법입니다. 송신기 신호를 기준으로 받아 수신된 신호와 비교합니다. 두 신호를 매칭하여 아이(eye)의 도움으로 출력을 플롯합니다. 이것이 어떤 유형의 아이인가요? 여기서 신호 무결성을 어떻게 측정하고 계산할 수 있을까요? 이 모든 질문들은 아이 다이어그램에 관한 최근 블로그에서 다루고 있습니다.

여기서 우리는, 신호에 왜곡이 많을수록 아이의 형태가 더 닫혀 있다고 말할 수 있습니다. 신호가 입력 신호와 동일하면 완벽하게 열린 아이를 얻습니다. 참고로 위에 다이어그램을 첨부했으며, 두 현상을 모두 볼 수 있습니다.

신호 무결성 문제 해결 방법:

신호 무결성을 유지하는 핵심 요소는 그라운드를 명확하게 정의하고 라우팅 중 중요 라인 가까이에 그라운드를 유지하는 것입니다. EMI 및 신호 무결성 문제의 대부분은 잘 설계된 스택업, 전원 및 그라운드 플레인 선택, 신호 레이어 식별로 해결할 수 있습니다. 올바르게 구성된 스택업은 전원 무결성에도 큰 긍정적 영향을 미칩니다.

그라운드, 전원, 교번 신호 레이어를 포함하는 일반적인 구성입니다. 잘 정의된 트레이스 임피던스와 신호 근처의 그라운드를 가진 저임피던스 귀환 경로는 반사를 방지할 뿐만 아니라 EMI 방출 및 수신을 줄이고 다양한 레벨의 신호로부터 차폐를 제공합니다. 문제 해결에 대한 몇 가지 빠른 가이드:

• 짧고 직접적인 경로 사용 고속 신호에 적용하세요.

• 예각 회피 트레이스 라우팅에서 임피던스 변화를 최소화하세요.

• 고체 그라운드 플레인 사용 신호 레이어 아래에 안정적인 귀환 경로를 위해.

• 차동 페어 길이 매칭 스큐를 최소화하세요.

• 레이어 전환 최소화 가능한 경우 마이크로 비아를 사용하세요.

결론:

결론적으로, 전자 시스템이 발전함에 따라 신호 무결성은 특히 고속 설계에서 리지드 PCB 성능의 중요한 구성 요소로 남을 것입니다. 엔지니어들은 임피던스를 신중하게 조절하고, 반사를 줄이고, 크로스토크를 제한하며, 적절한 소재를 선택함으로써 설계에서 신뢰할 수 있고 빠른 연결성을 보장할 수 있습니다.

고속 스택업 지원을 통한 임피던스 제어 PCB 제조를 제공하는 JLCPCB와 같은 전문 제조업체와 협력하면 첫 번째 시도에서 올바르게 구현할 가능성이 크게 향상됩니다. 생산 전에 설계를 최적화하기 위해 무료 JLCPCB 임피던스 계산기를 사용할 수도 있습니다.

PCB 설계 프로세스 초기에 SI 분석을 통합하면 현대 전자 기기의 성능이 향상되고, 신뢰성이 높아지며, 시장 출시 속도가 빨라집니다. 데이터 손상, 높은 비트 오류율(BER), 또는 전자기 호환성(EMC) 표준 미준수는 모두 불량 SI의 징후입니다.