高效 HDI PCB 設計的疊構策略

無論你認為摩爾定律已死還是仍然有效，將更強大的處理能力塞進更小的封裝所帶來的強烈經濟誘因，短期內都不會減弱。HDI 疊構技術的出現——這項多層 PCB 設計的前沿技術，承諾在未來多年內協助 PCB 設計師做出更小巧、更複雜的電路板。在印刷電路板（PCB）設計中，疊構是影響電路板性能、可製造性與可靠性的關鍵要素。對於高密度互連（HDI）PCB 而言，由於其緊湊的設計與複雜的層次結構，疊構策略顯得尤為重要。

HDI PCB 的製造始於 1980 年代末期，首批 HDI 量產於 1984 年，採用循序增層技術。此後，設計師與製造商持續尋求在更小面積內塞進更多元件的方法。HDI 板依照 IPC-2315 與 IPC-2226 標準設計與製造。本文將探討 PCB 疊構是什麼、為何重要、如何選擇疊構、常見的疊構配置，以及在 HDI PCB 中進行阻抗控制的考量。想進一步了解 PCB 設計，請參閱我們關於 PCB 中 Via 的最新文章。

什麼是 PCB 疊構？

PCB 疊構指的是銅層與絕緣層在 PCB 中的排列方式，它決定了訊號走線與電源層如何分布於各層，進而影響電氣性能與熱管理。對 HDI 設計而言，疊構通常包含多層且配置精確，以實現高互連密度。

為何需要 PCB 疊構？

HDI PCB 設計就像一個多維拼圖，以下是你在設計時必須考量的重點：

阻抗控制：需將介電層厚度、走線寬度與間距的公差嚴格控制在 ±10% 以內，避免阻抗影響訊號完整性。

EMI/EMC：所有輻射考量（如避免意外天線與雜訊）都適用，尤其 HDI 多用於高速訊號設計。

熱管理：HDI 通常帶來更佳的熱性能，但仍須考慮微通孔與走線寬度在高速訊號設計中的熱穩定性。

將物理、電磁與熱考量同時納入 HDI PCB 設計，會大幅增加複雜度。幸運的是，EDA（電子設計自動化）工具已進化，能更輕鬆解決多維 PCB 問題。

PCB 疊構設計守則：

如同任何設計或製造，設計師需遵循一定規則才能產出最高品質的產品。電子產品需經歷多道涉及不同元件的工序，因此設計師必須識別並遵循已驗證的 PCB 疊構最佳實踐。以下為 PCB 疊構設計應遵守的守則：

• 務必使用接地層，使訊號能以帶狀線走線，並透過降低接地阻抗大幅減少接地雜訊。
• 高速訊號須走內層，並以接地層作為屏蔽，抑制高速時的輻射。
• 訊號層應靠近接地層以獲得最佳性能。
• 電源層與電源連接須精心設計，以確保高效運作。
• PCB 結構必須對稱，以確保平衡性能。
• 須滿足訊號阻抗要求，以維持訊號完整性。
• 設計過程中須考慮每層訊號層的厚度。
• 須評估材料的熱、電、化學與機械特性，確保符合設計需求。

與 PCB 製造商協作可確保可行性並符合產業標準。

如何為 HDI 板佈線：

隨著元件密度增加，HDI 板的佈線也變得極為複雜。為容納高密度走線，必須縮小線寬、孔徑與間距。先完成所有關鍵訊號元件、去耦電容與 IC 的佈線，再將其餘元件全部走線完畢。

最佳實踐是製作多層板，並將接地與電源層置於內層，以最小化高速訊號引起的雜訊與串擾。接地層緊鄰訊號層下方，作為回流路徑與差分訊號的參考層；電源層再置於接地層之後，以降低阻抗。

需採用分割平面概念灌注銅，為各訊號提供獨立接地層，避免不同訊號與元件產生的雜訊互相干擾，使 HDI PCB 性能更佳。以下為常見的多層板設計準則。

常用 PCB 疊構：

雙層 PCB 疊構：最簡單的配置，一層訊號與一層接地/電源，可用於簡易 IoT 裝置與消費性電子。

四層 PCB 疊構：兩層訊號與兩層平面（電源與接地），適合低頻與中等複雜度、需更好 EMI 控制的設計。

六層 PCB 疊構：增加額外訊號與平面層以提升性能，常見於通訊設備與工業設備等中階應用。

八層 PCB 疊構：整合多層訊號與平面，適合高速訊號與更嚴苛空間限制的先進設計。

十層 PCB 疊構：提供大量訊號、接地與電源平面，常用於伺服器、航太與車用技術等 HDI PCB。

每種配置皆依設計需求量身打造，HDI PCB 偏好更高層數以容納微盲孔等先進特性。

層疊結構：

與任何先進 PCB 一樣，HDI 設計的成功取決於正確的疊構。除了訊號與電源完整性，製造也同樣重要；所選 HDI 疊構必須符合標準製程步驟。依據 IPC-2226 HDI 標準，有多種標準化 HDI 疊構可最小化寄生元件並提升整體訊號完整性。

依設計需求選擇層疊結構，可將雜訊降至最低。例如，若訊號路徑位於接地層上方，訊號傳播速度更快；加入電源層可減少走線數量，並透過過孔提供 VCC 或 5V。

六層板基本疊構（含 EMI/EMC 考量）：

訊號層

接地層

訊號層

電源層

接地層

訊號層

四層板基本疊構（含 EMI/EMC 考量，適用音訊應用）：

訊號層

接地層

接地層

訊號層

四層板基本疊構（適用嵌入式方案）：

訊號層

接地層

電源層

訊號層

HDI PCB 設計中的元件擺放：

1. 元件擺放直接影響走線密度與訊號完整性，妥善規劃可確保最短走線路徑。

2. 依原理圖工作流程將元件分群：類比、數位、高速、混合訊號、高頻與電源供應等區塊，分離敏感與關鍵元件並相應定位。

3. 將處理器、微控制器、乙太網路與記憶體等主要元件置於板中央，因其需連接最多元件；將去耦電容、晶振與電阻靠近擺放，以確保訊號流暢。

4. 所有元件統一方向，利於高效且無誤的走線與組裝。

5. 所有表面貼裝元件（SMD）置於同一面（頂或底），插件元件置於頂面，以簡化組裝流程。

6. 分離類比與數位電路區塊，最小化雜訊干擾。

7. 將去耦與旁路電容盡量靠近對應電路區塊，維持訊號完整性。

疊構中的阻抗控制：

對高速與高頻應用而言，受控阻抗在 HDI PCB 中至關重要。疊構直接影響阻抗，其決定因素包括：

• 走線寬度與厚度：調整以達到目標阻抗值。
• 介電常數（Dk）：確保訊號傳播一致性。
• 層間間距：保持隔離以減少串擾。
• 電源與接地層位置：為訊號提供穩定參考平面。

精確的阻抗控制可防止訊號衰減，減少錯誤，確保先進電路的可靠性。

結論：

PCB 疊構設計對設計師與電子工程師皆極為關鍵。高品質電子產品需多方考量，若缺乏高品質 PCB 設計，產品性能與品質將大打折扣。因此，設計師必須選擇正確的疊構與板材，以獲得高品質產品。優質的 PCB 疊構能顯著提升良率與生產力。從簡單的雙層到複雜的十層 HDI 設計，選擇合適疊構取決於應用需求與 PCB 複雜度。

高速設計專用疊構成本高於非高速應用。若為成本犧牲疊構品質，可能導致訊號完整性不佳，使 PCB 無法用於高速應用。透過正確選材、層次安排與阻抗控制，設計師可打造高性能且可靠的現代電子 PCB。與可信賴的製造商合作，更能確保設計順利量產，開創創新且精巧的技術。