고주파 PCB 설계에서 EMI/EMC 및 신호 무결성 문제 해결 방법

고주파 PCB 설계는 매우 까다로운 작업으로, 전자기 간섭(EMI)과 신호 무결성(SI) 문제가 주요 도전 과제 중 하나입니다. 이러한 문제는 회로 성능을 저하시킬수 있으며, 신뢰성 문제를 야기하고 규제 적합성 테스트에서 실패를 초래할 수 있습니다. 이를 해결하기 위해서는 설계 과정 전반에 걸쳐 철저한 계획과 실행이 필수적입니다. 다음은 이러한 문제를 극복하기 위한 몇 가지 전략입니다.

복잡한 신호 방향을 갖는 네트워크에서 단방향, 양방향 및 다양한 신호 수준에 따라 토폴로지가 신호 품질에 미치는 영향은 각기 다릅니다. 신호 품질에 최적화된 토폴로지를 결정하는 것은 어려운 과제이며, 이를 위해 설계 초기 단계에서 시뮬레이션을 수행해야 합니다. 적합한 토폴로지를 선택하려면 엔지니어가 회로 설계 원리, 신호 유형, 배선의 복잡성 등에 대한 깊은 이해가 필요합니다.

신호 무결성을 위한 PCB 레이아웃 최적화 팁

PCB 레이아웃은 신호 무결성을 보장하는 데 매우 중요한 역할을 합니다. 고주파 설계를 위해 다음 항목에 주의하세요.

• 트레이스 길이: 신호 전파 지연 및 반사를 최소화하기 위해 신호 트레이스를 최대한 짧게 설계합니다.
• 임피던스 제어: 고속 신호의 경우, 제어된 임피던스 트레이스를 사용하여 소스 및 부하의 임피던스를 일치시킵니다.
• 비아 배치: 고속 신호 경로에서 비아 사용을 줄이세요. 비아는 임피던스 불연속성과 반사를 유발할 수 있습니다.
• 차동 쌍 라우팅: 고속 신호를 위해 밀접하게 연결된 차동 페어(쌍)를 사용하여 크로스토크를 줄이고 신호 무결성을 유지합니다.

HF PCB의 레이아웃 설계에서 임피던스 매칭은 어떻게 수행되나요?

임피던스 매칭은 고속 PCB 설계에서 가장 중요한 요소 중 하나입니다. 임피던스는 트레이스 배치와 직접적으로 관련이 있으며, 트레이스가 표면층(마이크로스트립)에 위치하는지, 내부층(스트립라인/더블 스트립라인)에 위치하는지, 기준 평면(전원 또는 접지)으로부터의 거리, 트레이스 폭, PCB 재질 등의 요인에 따라 결정됩니다. 따라서 배선이 완료된 후에만 정확한 임피던스를 계산할 수 있습니다.

대부분의 시뮬레이션 소프트웨어는 회로 모델의 제약이나 사용된 수학적 알고리즘의 한계로 인해 배선에서 발생하는 임피던스 불연속성을 충분히 반영하지 못합니다. 이러한 경우 회로도에서 시리즈 저항과 같은 종단 저항을 추가하여 임피던스 불연속성의 영향을 완화할 수 있습니다. 하지만 근본적인 해결책은 배선 과정에서 임피던스 불연속성을 최대한 피하는 것입니다.

100MHz 이상의 고속·고밀도 PCB 설계 팁

고속·고밀도 PCB 설계에서는 크로스토크 간섭에 특히 주의를 기울여야 합니다. 크로스토크는 타이밍과 신호 무결성에 큰 영향을 미칠 수 있습니다. 다음은 이를 방지하기 위한 주요 팁입니다.

간격: 트레이스 간의 간격을 신중히 유지하세요. 일반적인 가이드라인은 트레이스 폭의 최소 두 배 이상 간격을 확보하는 것입니다. 시뮬레이션을 통해 간격이 타이밍 및 신호 무결성에 미치는 영향을 분석하여 허용 가능한 최소 간격을 확인할 수 있습니다. 이 결과는 각 칩 신호의 특성에 따라 다를 수 있습니다.

크로스토크: 인접 레이어 간 배선 방향이 동일하지 않도록 설계하고, 특히 인접 레이어의 트레이스가 정확히 겹치는 것을 피해야 합니다. 동일한 레이어의 인접 트레이스보다 이러한 배치는 크로스토크를 더 많이 유발할 수 있습니다.

• 트레이스 간격: 인접 고속 트레이스 사이의 간격을 늘려 용량성 및 유도성 결합을 줄입니다.
• 차폐: 민감한 신호 트레이스 사이에 접지된 가드 트레이스를 추가하여 격리 효과를 강화합니다.

비아 사용: 블라인드 비아와 베리드 비아를 활용하여 배선 공간을 확보할 수 있습니다. 그러나 이는 PCB 제조 비용을 상승시킬 수 있습니다. 완전히 평행하고 동일한 길이의 트레이스를 설계하기는 어렵지만, 최대한 이를 근사화하려는 노력이 필요합니다.

고주파에서의 필터 선택 방법

고주파 설계에서 LC 필터의 인덕턴스와 커패시턴스 값을 선택할 때는 노이즈 억제와 성능 간의 균형을 고려해야 합니다. 인덕턴스는 노이즈 주파수에 적합해야 하며, 과도 전류를 처리하면서도 과도한 리플을 발생시키지 않아야 합니다. 커패시턴스 값은 리플 노이즈 요구 사항에 따라 결정되며, 이때 ESR(등가 직렬 저항)과 ESL(등가 직렬 인덕턴스)이 성능에 큰 영향을 미칩니다.

LC 필터와 RC 필터 비교: 저주파 노이즈의 경우, LC 필터는 인덕턴스가 부족할 경우 성능이 저하될 수 있으며, RC 필터가 더 효과적일 수 있습니다. RC 필터는 저항에서 에너지 손실이 발생하더라도 저주파 대역에서 더 우수한 성능을 제공합니다. 스위칭 전원 공급 장치에서는 LC 필터의 배치가 피드백 루프의 극점과 영점에 영향을 미쳐 안정성을 결정짓습니다. RC 필터의 경우 저항의 전력 소모 또한 중요한 설계 요소입니다.

HF PCB의 접지 및 전원 플레인 관리 방법

효율적인 접지 및 전원 분배 시스템 설계를 위해 다음 요소들을 고려해야 합니다.

• 전용 접지 플레인: 연속적이고 끊김 없는 접지 플레인을 설계하여 신호의 반환 경로로 활용하고 EMI를 줄입니다.
• 디커플링 커패시터와 전원 플레인: IC 근처에 디커플링 커패시터를 전략적으로 배치해 전원 공급 변동을 안정화하고 노이즈를 억제합니다.
• 스택업 설계: 다층 스택업 설계를 통해 적절한 레이어 배열을 구성합니다. 고주파 신호는 EMI를 줄이기 위해 접지 플레인 사이에 끼워진 내부 레이어에서 라우팅해야 합니다.

종단 저항의 종류

디지털 회로에서 타이밍은 가장 중요한 설계 요소입니다. 매칭을 추가하는 목적은 결정 시점에서 명확한 신호를 보장해 신호 품질을 향상시키는 것입니다. 종단 매칭은 위치에 따라 소스 종단(Source Termination)과 끝단 종단(End Termination)으로 나뉩니다.

• 레벨 감지 신호: 신호 품질이 안정적이고 셋업 및 홀드 타임 요구 사항을 충족하도록 보장합니다.
• 에지 감지 신호: 신호 에지가 단조롭고 에지 속도가 요구 사항을 충족하도록 보장합니다.

일반적으로 병렬 저항 매칭 방식을 채택하며, 대표적인 방식으로 풀업/풀다운 저항, 테브닌 매칭, AC 매칭, 쇼트키 다이오드 매칭 등이 있습니다.

PCB 설계에서 EMI란 무엇인가요?

PCB 설계에서 EMI(전자기 간섭)는 회로 성능을 저하시킬 수 있는 원치 않는 전자기 신호를 뜻합니다. 예를 들어, 고속 디지털 PCB에서 부적절하게 설계된 고주파 트레이스는 간섭을 방출하여 주변의 민감한 아날로그 부품에 영향을 줄 수 있습니다. EMI를 줄이기 위해 설계자는 적절한 접지, 임피던스 매칭, 차폐 기술을 활용합니다. 예를 들어, 고주파 부품을 아날로그 회로에서 멀리 배치하고 접지 플레인을 설계하면 EMI를 효과적으로 줄여 PCB의 신뢰성과 기능성을 향상시킬 수 있습니다.

PCB 설계에서 EMC란 무엇인가요?

PCB 설계에서 EMC(전자기 적합성)는 장치가 외부로 전자기 간섭(EMI)을 발생시키지 않으면서도 외부 간섭의 영향을 받지 않고 의도한 대로 작동할 수 있도록 보장하는 것을 말합니다. 예를 들어, 고주파 PCB에서 레이아웃이 부적절하거나 차폐가 불충분하면 EMI가 발생해 주변 회로에 신호 왜곡을 유발할 수 있습니다. 이를 방지하기 위해 설계자는 접지 플레인을 추가하거나 신호 라우팅을 최적화하여 크로스토크를 줄이고, 전원 핀 근처에 디커플링 커패시터를 배치하여 전압 변동을 안정화합니다. 적절한 EMC 설계는 간섭을 최소화하여 업계 표준을 충족하고 시스템 성능의 신뢰성을 보장합니다.

고속 PCB 설계에서 EMC/EMI 문제를 해결하기 위해 설계자가 따라야 할 규칙은 무엇인가요?

효과적인 EMI/EMC 설계를 위해서는 초기 설계 단계에서 부품 배치, PCB 레이어 스택업, 중요 신호의 라우팅, 부품 선택 등을 철저히 고려해야 합니다. 이를 사전에 계획하지 않으면 나중에 문제를 해결하는 데 훨씬 많은 비용과 시간이 소요될 수 있습니다. FCC 또는 CE와 같은 EMI/EMC 규정을 준수하는 것은 제품 성공에 필수적입니다. 이러한 규정은 PCB 설계와 테스트를 위한 가이드를 제공하여 전자기 적합성을 보장합니다.

주요 설계 지침:

• 클럭 생성기를 외부 커넥터에서 멀리 배치합니다.
• 고속 신호는 내부 레이어에서 라우팅하며, 반사를 줄이기 위해 임피던스를 매칭하고 기준 평면과의 연속성을 유지합니다.
• 고주파 노이즈를 최소화하기 위해 신호 슬루 속도가 느린 부품을 사용합니다.
• 전원 플레인 노이즈를 줄이기 위해 적절한 주파수 응답을 가진 디커플링 또는 바이패스 커패시터를 선택합니다.
• 고속 신호의 루프 면적을 최소화하고 귀환 경로를 최적화하여 방사를 줄입니다.
• 고주파 노이즈를 격리하기 위해 접지 플레인을 분리합니다.
• EMC 성능을 향상시키기 위해 PCB와 섀시 간의 접지 연결 지점을 신중히 선택합니다.
• 신호 반사와 임피던스 변화를 줄이기 위해 90° 대신 45° 또는 곡선 코너를 사용합니다.
• 신호 반사와 노이즈를 완화하기 위해 종단 저항을 활용합니다.

EMC 요구 사항을 비용 증가 없이 충족하려면 어떻게 해야 하나요?

PCB 설계에서 EMC 요구 사항을 충족하는 데 있어 비용 증가의 주요 원인은 차폐 효과를 강화하기 위해 접지 플레인 레이어를 추가하거나, 고주파 고조파를 억제하기 위해 페라이트 비드, 초크 및 기타 부품을 사용하는 것입니다. 또한, 시스템 전체가 EMC 요구 사항을 충족하도록 추가적인 차폐 구조를 적용하는 경우도 있습니다.

HF PCB에서 페라이트 비드의 사용

페라이트 비드는 전자 회로의 고주파 노이즈를 억제하기 위해 PCB에서 사용되는 수동 부품입니다. 이는 저역통과 필터 역할을 하여 DC 및 저주파 신호는 통과시키고, 고주파 노이즈는 차단합니다.

페라이트 비드의 주요 용도:

1.노이즈 억제:

• 전원 또는 신호 라인에서 전파되는 고주파 노이즈를 차단합니다.
• 회로 내 EMI를 제거하는 데 자주 사용됩니다.

2.EMC 표준 준수:

• 회로에서 발생한 노이즈가 다른 장치에 간섭을 주는 것을 방지합니다.
• 전자기 방출 규제를 준수하도록 도와줍니다.

"신호 반환 경로"란 무엇인가요?

신호 반환 경로(Signal Return Path) 또는 반환 전류는 송신기에서 PCB의 전송선을 따라 수신기로 이동한 신호가, 수신기에서 송신기로 가장 짧은 경로를 통해 귀환하는 경로를 뜻합니다. 고속 디지털 신호 전송에서는 이 과정이 전송선과 DC 층 사이의 유전체 커패시턴스를 충전하는 과정으로 설명됩니다. 신호 무결성(SI) 분석은 이러한 전자기장의 특성과 상호작용을 검사하는 과정입니다.

고속 신호 처리 PCB에 적합한 EDA 소프트웨어

설계를 확정하기 전에 시뮬레이션 도구를 활용해 EMI 및 SI 문제를 분석하는 것이 중요합니다. HyperLynx 또는 Ansys HFSS와 같은 도구는 배선 경로, 임피던스 매칭, 노이즈 감소를 최적화할 수 있는 방법을 예측합니다.

EasyEDA Pro(전문 버전)은 복잡한 PCB 설계에 적합하며 다음과 같은 이점을 제공합니다:

1. 향상된 성능: WebGL 엔진을 기반으로 설계되어 수만 개의 패드를 포함하는 PCB 설계를 원활하게 지원합니다.
2. 강화된 규칙 관리: 강력한 규칙 제한 및 자동 라우팅 기능을 제공하여 배선 효율성을 크게 개선합니다.
3. 멀티보드 설계 지원: 하나의 프로젝트 내에서 여러 개의 보드를 설계할 수 있어 복잡한 프로젝트에 이상적입니다.
4. 강화된 부품 관리: 심볼, 패키지, 3D 모델 등을 통합 관리하여 부품 선택을 간소화하고 설계 인터페이스와 마켓플레이스 간의 전환을 줄입니다.
5. 효율적인 출력 및 호환성: DXF 가져오기 및 내보내기 기능과 향상된 PDF 출력 기능을 제공하여 다양한 설계 전달 요구를 충족합니다.

결론

고주파 PCB 설계에서 EMI와 신호 무결성 문제를 해결하려면 레이아웃 설계, 스택업 설계, 고급 시뮬레이션 도구를 포함한 통합적인 접근 방식이 필요합니다. 이러한 모범 사례를 따르면 설계자는 성능을 최적화하고 노이즈를 줄이며, 규제 표준을 준수하여 신뢰성 있고 효율적인 고주파 PCB 설계를 구현할 수 있습니다.

FAQ

1.여러 PCB로 구성된 회로의 접지는 공유해야 하나요?

여러 PCB로 구성된 회로는 일반적으로 동일한 접지를 공유해야 합니다. 단일 회로 내에서 여러 전원 공급 장치를 사용하는 것은 비효율적일 수 있습니다. 그러나 특정 조건에서 별도의 전원 공급 장치를 사용하는 것이 간섭을 줄이는 데 유리할 수도 있습니다.

2.50MHz 이상의 신호 안정성을 확보하려면 레이아웃과 라우팅을 어떻게 처리해야 하나요?

고속 디지털 신호 라우팅의 핵심은 전송선이 신호 품질에 미치는 영향을 최소화하는 것입니다. 100MHz 이상의 고속 신호의 경우, 신호 경로를 가능한 짧게 설계해야 합니다.

디지털 회로에서 고속 신호는 신호의 상승 시간으로 정의되며, TTL, GTL, LVTTL과 같은 신호 유형에 따라 신호 품질을 보장하는 방법이 달라질 수 있습니다.

3.ESD란 무엇인가요?

ESD(정전기 방전)는 두 물체 간 정전기 축적으로 인해 발생하는 갑작스러운 전류 흐름을 의미하며, 민감한 부품에 손상을 초래할 수 있습니다.

설계 팁:

• 주요 신호 라인에 ESD 보호 다이오드를 사용하세요.
• 접지 플레인과 비아를 활용해 적절한 방전 경로를 설계하세요.
• TVS 다이오드를 I/O 커넥터 근처에 배치하세요.

4.간섭을 줄이기 위해 PCB 설계 시 접지 라인은 폐쇄 루프 형태여야 하나요?

PCB 설계에서는 간섭을 최소화하기 위해 루프 면적을 줄이는 것이 중요합니다. 접지 라인은 일반적으로 폐쇄 루프 형태를 피하고, 대신 나뭇가지 구조(Tree-Branch Structure)를 사용하는 것이 더 효과적입니다. 또한, 접지 영역은 최대한 넓게 설계하는 것이 바람직합니다.

5.FCC와 EMC는 안전 기준에서 무엇을 의미하나요?

• FCC(Federal Communications Commission): 미국 연방 통신 위원회로, 통신 장치의 전자기 호환성을 관리하는 기관입니다.
• EMC(Electromagnetic Compatibility): 전자기 적합성을 의미하며, 장치가 전자기 간섭(EMI)을 발생시키거나 간섭을 받지 않고 정상적으로 작동할 수 있도록 보장하는 기준입니다.FCC는 규제 기관을 의미하며, EMC는 특정 기술적 기준을 나타냅니다. 각 기준은 고유의 목적과 설립 이유, 테스트 방법을 포함합니다.

6.종단 저항(매칭)을 적용하는 규칙은 무엇인가요?

디지털 회로에서 타이밍은 설계의 핵심 요소입니다. 매칭의 목적은 결정 시점에 명확한 신호를 보장하여 신호 품질을 향상시키는 것입니다.

• 레벨 감지 신호(level-sensitive signals): 신호 품질이 안정적이고 셋업 및 홀드 타임 요구 사항을 충족하도록 설계합니다.
• 에지 감지 신호(edge-sensitive signals): 신호 에지가 단조롭고 에지 속도가 요구 사항을 충족하도록 설계합니다.