如何使用 RP2350 設計佈局

最初發布於 Jan 06, 2026, 更新於 Jan 06, 2026

2 分鐘

早年身為電子工程師，我設計過不少 2–4 層的開發板，有些是複製品，有些則強化了功能。開發板的設計能徹底釋放 PCB 設計師的潛力，同時讓我們在硬體研究過程中學到許多新的佈線技巧。自己動手做開發板的核心在於「客製化」，只需花一點心思，就能依照需求調整 PCB。有時為了降低整體系統成本，也會把微控制器的最小系統做成擴充板來使用。

rp2350 jlcpcb

Minimal 板概覽：

原始的 Minimal 板旨在提供一個簡單的參考設計，僅用運行 RP2350 所需的最少外部元件，同時保留所有 I/O 並保持易於接觸。它包含：

電源（5 V 轉 3.3 V 線性穩壓器）
石英晶體振盪器
快閃記憶體
I/O 連接（micro-USB 插座與 GPIO 排針）

新的 RP235x 系列 Minimal 板保留了大部分相同設計，但針對新硬體做了必要修改。此外，儘管採取極簡風格，仍加入了 BOOTSEL 與 RUN 按鍵，以及獨立的 SWD 排針，以提升除錯體驗。若成本或空間是首要考量，也可省略這些按鍵，因為它們的訊號仍在排針上留有空接點。現在輪到我們自己用 RP2350 打造一塊客製化 PCB 了。

RP2040 vs RP235x 系列：

Raspberry Pi RP2350 是微控制器設計的重大進化，具備：

rp2040 vs rp2350

雙核心 ARM Cortex-M33 處理器
雙 RISC-V 核心
150 MHz 時脈
520 KB SRAM
硬體安全加速器

RP2350 分為 A、B 兩個系列，差異如下：

設計流程與需求：

Minimal 板設計的目標，是在無需高階 PCB 製程的前提下，打造可量產且具成本效益的 RP235x 解決方案。關鍵設計選擇包括：

雙層 PCB
使用常見元件
所有元件置於頂層

雖然更大的手焊元件會更方便，但 QFN 晶片 0.4 mm 的腳距迫使我們使用 0402（1005 公制）被動元件，才能完整利用所有 GPIO。0402 元件在適當工具下仍可手焊，但 QFN 必須靠專業設備。本設計提供兩塊獨立 PCB，分別對應兩種封裝尺寸。元件代號（如 U1、R1）在兩版本間保持一致，除非該元件僅存在於單一設計（例如 QFN-80 設計才有的 R13）。

RP2350 線路圖與佈局章節：

設計流程包含：

電源區塊
去耦電容區塊
快閃記憶體區塊
PSRAM 區塊
石英晶體振盪器區塊
I/O 區塊
按鍵

電源區塊：

首先將 USB 輸入的 5 V 降壓為 3.3 V，作為 RP2350 的供電電壓。轉換由線性穩壓器完成。

power schematics rp2350

佈局時請將 10 µF 的輸入與輸出電容緊靠 NCP1117 穩壓器擺放，以維持電源低雜訊。RP2040 的內建穩壓器僅兩支腳：3.3 V 輸入與 1.1 V 輸出供 DVDD；RP235x 則有五支腳，需要額外外部元件才能工作。

rp2350 power schematics

這類小電感的方向性通常被忽略，線圈繞向無從判斷，且料帶上的方向隨機。較大封裝的電感常見極性標記，但 0806（2016 公制）尺寸找不到合適品項。因此選用 Abracon 3.3 µH 電感，表面以圓點標示極性，料號 AOTA-B201610S3R3-101-T，即將或已開放經銷。

rp2350 inductor used

如前所述，VREG_AVDD 對雜訊極為敏感，需要濾波。由於該腳僅約 200 µA 電流，33 Ω 與 4.7 µF 的 RC 濾波已足夠。下方為優秀佈局範例，可見該區塊緊貼 IC 擺放。

rp2350 layout example

去耦電容區塊：

電源設計的另一重點是 RP2350 所需的去耦電容，其功能有二：濾除電源雜訊，並在晶片內部電路瞬間需要大電流時提供本地電荷，避免附近電壓瞬降。請在每個 VDD 腳 2 mm 內擺放 100 nF 陶瓷電容，並於每個電源域加一顆 10 µF 大電容。

rp2350 decoupling capacitors

因此，將去耦電容緊靠電源腳擺放極為重要。通常我們建議每電源腳一顆 100 nF，但在少數情況下會偏離此規則，佈局範例見下：

rp2350 capacitors

快閃記憶體 / PSRAM 區塊：

RP2350 內部無快閃記憶體。RP2354 系列則內建 2 MB 快閃，因此外部 U3 可省略或不上件。QSPI 走線：等長（ΔL < 150 µm）並控制 50 Ω 阻抗。

設為主記憶體：

要讓 RP2350 開機並執行程式，需外接 Quad SPI 快閃，此處選用 W25Q128JVS，容量 128 Mbit（16 MB），為 RP2350 支援之最大容量。若應用不需這麼大空間，可改用更小、更便宜的型號。

rp2350 primary flash

由於該匯流排頻率高且經常動作，RP2350 的 QSPI 腳位應以最短走線直連快閃，維持訊號完整性並降低鄰近電路的串擾。

rp2350 flash layout qspi

為正確連接，共使用 4 顆電阻：R1 為上拉至 3.3 V，因快閃的晶片選擇腳在供電瞬間需保持同電位，否則功能異常；R6 為 1 kΩ，與標示「USB_BOOT」的按鍵 SW1 相連。QSPI_SS 同時是「啟動 strap」：RP2350 開機時若偵測到該腳為邏輯 0，即進入 BOOTSEL 模式，化身 USB 大量儲存裝置，可直接拖放燒錄程式。

設為次記憶體：

若使用內建快閃的 RP2354，可將 U3 當作次記憶體，或改焊 PSRAM。此時需斷開 QSPI_SS 與 U3 的連接，改接至合適 GPIO。最近且可當晶選的 GPIO 為 GPIO0（XIP_CS1n），因此將 R10 的 0 Ω 電阻移至 R9，即可在存取內建快閃之餘，額外使用 U3。為讓無內建快閃的 RP2350 也能受益，較大的 RP2350B Minimal 板預留第二顆記憶體焊盤 U4。

rp2350 psram

若要使用 U4，需上件 R11（0 Ω）與 R13（10 kΩ）。R11 將 GPIO0（XIP_CS1n）連至第二顆記憶體的晶選；因其上電預設為下拉，若無上拉會導致快閃失效。C22 亦需上件，供 U4 本地去耦。R9、R10、R11、R13 應靠近快閃擺放，避免多餘銅線影響訊號。

I/O 區塊：

除了前述 USB 連接器，板緣兩側各有一組雙排 2.54 mm 排針，其餘 I/O 皆引至此。RP2350A 有 30 組 GPIO，RP2350B 有 48 組，因此 B 版排針較長。內排為 I/O，外排全部接地。I/O 連接器多放 GND 是好習慣，可維持低阻抗地平面，並為往返電流提供充足回流路徑。

rp2350 io section

兩排針皆在 2.54 mm 格點上，方便對接麵包板。若想更省空間，可只焊單排，省去外層 GND。

按鍵：

RP2350 源自 RP2040，因此開發板常見按鍵為：

BOOTSEL 鍵 – 按住後上電可進入 USB 燒錄模式。
RESET 鍵 – 重置微控制器。

這些按鍵在 Raspberry Pi Pico 等板子皆常見，部分客製 RP2350 板還會再加使用者可程式按鍵。完整線路圖見文末總圖。

石英晶體振盪器區塊：

嚴格來說 RP2350 不需外部時脈，因其內建振盪器，但該頻率未經校正，會隨晶片、電壓、溫度漂移，若應用需精準頻率（如 USB）仍須外部穩定源。外部時脈可由兩種方式提供：將 CMOS 方波直接送入 XIN，或在 XIN/XOUT 之間接 12 MHz 晶體。

rp2350 crystal oscillator section

本設計採用晶體，因其價廉且精準。選用與 Pico / Pico 2 相同的 ABM8-272-T3（圖十 Y1），並搭配官方推薦電路，確保在各種條件下快速起振且不損壞晶體。該晶體頻率容差 30 ppm、ESR ≤ 50 Ω、負載電容 10 pF，兩端對地各接 10 pF（C3、C4）即可得到所需負載。

對於原始 RP2350 設計，建議使用 Abracon ABM8-272-T3，Pico 2 亦已針對此晶體調校。該晶體規格如下：

型號：Abracon ABM8-272-T3
工作電壓：3.3 V（已針對 IOVDD 調校）
頻率穩定度：已優化溫漂

若改用相似規格晶體，務必在全溫範圍內重新測試。晶振由 IOVDD 供電，Abracon 晶體與阻尼電阻已針對 3.3 V 調校，若改用不同 IO 電壓需重新調校，否則可能導致振盪電路不穩。

在 JLCPCB 投產：

rp2350 layout

RP2350 開源專案：

RP2350 線路圖：

rp2350 schematics

RP2350 專案： 透過此連結檢視

rp2350 design

RP2040 專案： 透過此連結檢視

rp2040 design

持續學習