如何使用 RP2350 設計佈局
2 分鐘
- Minimal 板概覽：
- RP2040 vs RP235x 系列：
- 設計流程與需求：
- RP2350 線路圖與佈局章節：
- 電源區塊：
- 去耦電容區塊：
- 快閃記憶體 / PSRAM 區塊：
- I/O 區塊：
- 按鍵：
- 石英晶體振盪器區塊：
- 在 JLCPCB 投產：
- RP2350 開源專案：
早年身為電子工程師，我設計過不少 2–4 層的開發板，有些是複製品，有些則強化了功能。開發板的設計能徹底釋放 PCB 設計師的潛力，同時讓我們在硬體研究過程中學到許多新的佈線技巧。自己動手做開發板的核心在於「客製化」，只需花一點心思，就能依照需求調整 PCB。有時為了降低整體系統成本，也會把微控制器的最小系統做成擴充板來使用。
Minimal 板概覽：
原始的 Minimal 板旨在提供一個簡單的參考設計，僅用運行 RP2350 所需的最少外部元件，同時保留所有 I/O 並保持易於接觸。它包含：
- 電源（5 V 轉 3.3 V 線性穩壓器）
- 石英晶體振盪器
- 快閃記憶體
- I/O 連接（micro-USB 插座與 GPIO 排針）
新的 RP235x 系列 Minimal 板保留了大部分相同設計，但針對新硬體做了必要修改。此外，儘管採取極簡風格，仍加入了 BOOTSEL 與 RUN 按鍵，以及獨立的 SWD 排針，以提升除錯體驗。若成本或空間是首要考量，也可省略這些按鍵，因為它們的訊號仍在排針上留有空接點。現在輪到我們自己用 RP2350 打造一塊客製化 PCB 了。
RP2040 vs RP235x 系列：
Raspberry Pi RP2350 是微控制器設計的重大進化，具備：
- 雙核心 ARM Cortex-M33 處理器
- 雙 RISC-V 核心
- 150 MHz 時脈
- 520 KB SRAM
- 硬體安全加速器
RP2350 分為 A、B 兩個系列，差異如下：
設計流程與需求：
Minimal 板設計的目標，是在無需高階 PCB 製程的前提下，打造可量產且具成本效益的 RP235x 解決方案。關鍵設計選擇包括：
- 雙層 PCB
- 使用常見元件
- 所有元件置於頂層
雖然更大的手焊元件會更方便，但 QFN 晶片 0.4 mm 的腳距迫使我們使用 0402（1005 公制）被動元件，才能完整利用所有 GPIO。0402 元件在適當工具下仍可手焊，但 QFN 必須靠專業設備。本設計提供兩塊獨立 PCB，分別對應兩種封裝尺寸。元件代號（如 U1、R1）在兩版本間保持一致，除非該元件僅存在於單一設計（例如 QFN-80 設計才有的 R13）。
RP2350 線路圖與佈局章節：
設計流程包含：
- 電源區塊
- 去耦電容區塊
- 快閃記憶體區塊
- PSRAM 區塊
- 石英晶體振盪器區塊
- I/O 區塊
- 按鍵
電源區塊：
首先將 USB 輸入的 5 V 降壓為 3.3 V，作為 RP2350 的供電電壓。轉換由線性穩壓器完成。
佈局時請將 10 µF 的輸入與輸出電容緊靠 NCP1117 穩壓器擺放，以維持電源低雜訊。RP2040 的內建穩壓器僅兩支腳：3.3 V 輸入與 1.1 V 輸出供 DVDD；RP235x 則有五支腳，需要額外外部元件才能工作。
這類小電感的方向性通常被忽略，線圈繞向無從判斷，且料帶上的方向隨機。較大封裝的電感常見極性標記，但 0806（2016 公制）尺寸找不到合適品項。因此選用 Abracon 3.3 µH 電感，表面以圓點標示極性，料號 AOTA-B201610S3R3-101-T，即將或已開放經銷。
如前所述，VREG_AVDD 對雜訊極為敏感，需要濾波。由於該腳僅約 200 µA 電流，33 Ω 與 4.7 µF 的 RC 濾波已足夠。下方為優秀佈局範例，可見該區塊緊貼 IC 擺放。
去耦電容區塊：
電源設計的另一重點是 RP2350 所需的去耦電容，其功能有二：濾除電源雜訊，並在晶片內部電路瞬間需要大電流時提供本地電荷，避免附近電壓瞬降。請在每個 VDD 腳 2 mm 內擺放 100 nF 陶瓷電容，並於每個電源域加一顆 10 µF 大電容。
因此，將去耦電容緊靠電源腳擺放極為重要。通常我們建議每電源腳一顆 100 nF，但在少數情況下會偏離此規則，佈局範例見下：
快閃記憶體 / PSRAM 區塊：
RP2350 內部無快閃記憶體。RP2354 系列則內建 2 MB 快閃，因此外部 U3 可省略或不上件。QSPI 走線：等長（ΔL < 150 µm）並控制 50 Ω 阻抗。
設為主記憶體：
要讓 RP2350 開機並執行程式，需外接 Quad SPI 快閃，此處選用 W25Q128JVS，容量 128 Mbit（16 MB），為 RP2350 支援之最大容量。若應用不需這麼大空間，可改用更小、更便宜的型號。
由於該匯流排頻率高且經常動作，RP2350 的 QSPI 腳位應以最短走線直連快閃，維持訊號完整性並降低鄰近電路的串擾。
為正確連接，共使用 4 顆電阻：R1 為上拉至 3.3 V，因快閃的晶片選擇腳在供電瞬間需保持同電位，否則功能異常；R6 為 1 kΩ，與標示「USB_BOOT」的按鍵 SW1 相連。QSPI_SS 同時是「啟動 strap」：RP2350 開機時若偵測到該腳為邏輯 0，即進入 BOOTSEL 模式，化身 USB 大量儲存裝置，可直接拖放燒錄程式。
設為次記憶體：
若使用內建快閃的 RP2354，可將 U3 當作次記憶體，或改焊 PSRAM。此時需斷開 QSPI_SS 與 U3 的連接，改接至合適 GPIO。最近且可當晶選的 GPIO 為 GPIO0（XIP_CS1n），因此將 R10 的 0 Ω 電阻移至 R9，即可在存取內建快閃之餘，額外使用 U3。為讓無內建快閃的 RP2350 也能受益，較大的 RP2350B Minimal 板預留第二顆記憶體焊盤 U4。
若要使用 U4，需上件 R11（0 Ω）與 R13（10 kΩ）。R11 將 GPIO0（XIP_CS1n）連至第二顆記憶體的晶選；因其上電預設為下拉，若無上拉會導致快閃失效。C22 亦需上件，供 U4 本地去耦。R9、R10、R11、R13 應靠近快閃擺放，避免多餘銅線影響訊號。
I/O 區塊：
除了前述 USB 連接器，板緣兩側各有一組雙排 2.54 mm 排針，其餘 I/O 皆引至此。RP2350A 有 30 組 GPIO，RP2350B 有 48 組，因此 B 版排針較長。內排為 I/O，外排全部接地。I/O 連接器多放 GND 是好習慣，可維持低阻抗地平面，並為往返電流提供充足回流路徑。
兩排針皆在 2.54 mm 格點上，方便對接麵包板。若想更省空間，可只焊單排，省去外層 GND。
按鍵：
RP2350 源自 RP2040，因此開發板常見按鍵為：
- BOOTSEL 鍵 – 按住後上電可進入 USB 燒錄模式。
- RESET 鍵 – 重置微控制器。
這些按鍵在 Raspberry Pi Pico 等板子皆常見，部分客製 RP2350 板還會再加使用者可程式按鍵。完整線路圖見文末總圖。
石英晶體振盪器區塊：
嚴格來說 RP2350 不需外部時脈，因其內建振盪器，但該頻率未經校正，會隨晶片、電壓、溫度漂移，若應用需精準頻率（如 USB）仍須外部穩定源。外部時脈可由兩種方式提供：將 CMOS 方波直接送入 XIN，或在 XIN/XOUT 之間接 12 MHz 晶體。
本設計採用晶體，因其價廉且精準。選用與 Pico / Pico 2 相同的 ABM8-272-T3（圖十 Y1），並搭配官方推薦電路，確保在各種條件下快速起振且不損壞晶體。該晶體頻率容差 30 ppm、ESR ≤ 50 Ω、負載電容 10 pF，兩端對地各接 10 pF（C3、C4）即可得到所需負載。
對於原始 RP2350 設計，建議使用 Abracon ABM8-272-T3，Pico 2 亦已針對此晶體調校。該晶體規格如下：
- 型號：Abracon ABM8-272-T3
- 工作電壓：3.3 V（已針對 IOVDD 調校）
- 頻率穩定度：已優化溫漂
若改用相似規格晶體，務必在全溫範圍內重新測試。晶振由 IOVDD 供電，Abracon 晶體與阻尼電阻已針對 3.3 V 調校，若改用不同 IO 電壓需重新調校，否則可能導致振盪電路不穩。
在 JLCPCB 投產：
RP2350 開源專案：
RP2350 線路圖：
RP2350 專案： 透過此連結檢視
RP2040 專案： 透過此連結檢視
持續學習
PCB 佈局降低雜訊與 EMI 完整指南
重點摘要 EMI 來源：EMI 源自結構與佈局缺陷。回流路徑不良、參考平面中斷及迴路面積過大，都會形成天線結構並輻射不必要的能量。 迴路面積至關重要：在訊號層旁配置完整接地平面，以縮小電流迴路面積，是降低 EMI 最有效的單一方法。 元件配置決定雜訊：元件配置會在走線前先決定電流迴路。應依電源、類比、數位及射頻功能分區，隔離類比與數位電路，並讓雜訊源遠離敏感電路。 接地與電源完整性：連續接地平面、電源與接地層間距緊密且經過最佳化的電源配送網路（PDN），以及位置正確的去耦電容，是低雜訊設計的基礎。 進階抑制方法：對要求嚴格的應用，可使用屏蔽（λ／20 開孔規則）、濾波器（鐵氧體磁珠、共模扼流圈），以及搭配 RC 緩衝電路的閘極驅動控制，進一步抑制 EMI。 電子設計經常是一場對抗無形力量的戰鬥。即使電路圖完美無缺，電路板的實體實作仍可能引入複雜的電磁干擾（EMI）。 在專業製造領域中，EMI 是原因，雜訊則是結果。EMI 是不必要能量的傳播，雜訊則是這些能量造成的訊號失真或時序抖動。多數系統雜訊都源自設計初期的不當佈局決策，因此 PCB 佈局是抵禦 EMI 的第一道防線。 這也說明了瞭解如何透過 ......
多層 PCB 疊構與佈局設計最佳實務
重點摘要 疊構是設計基礎：各層排列方式會決定訊號完整性、阻抗控制及 EMI 表現，因此必須在繪製第一條走線前完成規劃。 對稱且具有充足參考平面的設計可避免失效：採用平衡疊構，讓每個訊號層都鄰接接地平面，可避免板彎翹、確保回流路徑連續並降低串音。 DFM 規則可確保可製造性：孔深寬比、孔環、材料選擇及對稱鋪銅，都是大量生產可靠電路板的關鍵。 現代電子產品要求高度功能密度及極高資料傳輸速率。這項發展已讓印刷電路板從被動載體轉變為複雜系統中的重要元件。 在高效能環境中，電磁物理會決定各方面的表現。對於採用快速切換邏輯或 RF 元件的系統，多層 PCB 設計已不再是選擇，而是必要條件。 設計能否成功，取決於銅層與介電層的實體排列，也就是會控制訊號完整性及電源穩定性的疊構。 多層 PCB 設計的常見挑戰：複雜設計為什麼會失效？ 多層 PCB 設計架構會引入簡單電路板不會遇到的失效模式。這些失效很少單獨發生，通常是多個相互關聯的設計問題共同造成。 訊號完整性與串音問題 頻率達到 GHz 等級時，走線會表現為傳輸線。相鄰走線之間發生電磁耦合時便會產生串音，受干擾走線會從鄰近的干擾源走線感應到電壓或電流。 繞線密......
PCB 佈局設計服務如何提升電路板效能？
有一個常見迷思會讓硬體團隊付出成本：只要原理圖正確，電路板就一定能正常工作。事實上，原理圖只能帶你走到一半。真正讓產品穩定運作的，是實際的 PCB 佈局。 PCB 佈局會將電路圖轉化為可製造、可交付的實體產品。它同時控制訊號完整性、熱行為、EMI 以及組裝良率。隨著設計速度與密度不斷提升，PCB 佈局本身已成為一門獨立的專業。 但並非每個工程團隊都能承擔這些工作。隨著設計越來越複雜，團隊往往難以同時滿足時程與技術要求。這也是 PCB layout design services 成為工程團隊常用資源的原因。 JLCPCB 出色的 PCB 佈局服務 正是為此而生。我們多年累積的經驗與成熟的設計軟體，正是品質的有力證明。 為什麼良好的電路板佈局很重要？ PCB 佈局是電路設計的實體實現，包括元件放置、走線路由與層疊結構設計。雖然原理圖定義了邏輯關係，但佈局決定了訊號與電源在板上的實際路徑，也決定了整體電路板功能是否可靠。 它是理論設計與高性能、可製造產品之間不可或缺的橋樑。 不良佈局實際上會是什麼樣子？ 不良設計很少會以非常明顯的方式立即失效。更常見的是，它會隨機失效：電路板在工作台測試時正常，但在初......
PCB 設計與佈局有何不同？
PCB 設計與佈局的核心流程 將一個概念轉化為可製造的電路板，是一個細緻且嚴謹的流程。本節將拆解其中的基礎階段，說明如何銜接邏輯設計與實體實作之間的落差。 原理圖繪製與電路設計流程 整個生命週期從原理圖繪製開始，由電機工程師使用標準化符號定義電路邏輯。此階段的目標是確保電氣連接正確：包含定義網路名稱、指定元件數值，讓裝置能實現預期功能。 元件選型與資料庫準備 開發成功的關鍵，在於選擇合適的元件並建立正確的元件資料庫。這不僅包括確認電氣規格，也包括確保每個元件都有經過驗證的原理圖符號，以及與實體封裝相符的準確 PCB 封裝。 PCB 佈局規劃與電路板疊構設計 在開始走線之前，必須先透過疊構設計定義電路板的實體架構。這包括選擇層數與要使用的介電材料，以提供所需的訊號隔離與電源分配能力。 元件擺放最佳化策略 擺放階段可能是整個佈局流程中最具影響力的一步。工程師會仔細擺放元件，以縮短訊號路徑、降低熱點，並隔離敏感類比訊號與雜訊較高的數位邏輯。 走線與訊號完整性考量 走線是根據 netlist，使用銅箔走線連接元件焊墊的過程。對於高速訊號而言，這需要深入理解訊號完整性，包括等長匹配、走線規劃、差動對走線，以......
EMI 與 EMC：完整詳細比較指南
在現代電子技術中，每一條電路都可同時視為發射器與接收器。從高效能伺服器到簡單的 IoT 感測器，所有裝置都共存於看不見的電磁輻射海洋中。若對這股能量管理不當，所產生的雜訊將導致效能異常、資料遺失，甚至系統完全停機。這場拉鋸戰正是電磁干擾（EMI）與電磁相容性（EMC）的領域。 對工程師或設計者而言，混淆這兩個術語不只是語義錯誤，更是根本誤解，可能導致產品失敗、不必要的重設成本，並錯失上市時機。本文並非表面概述，而是提供工程師的詳細技術指南：先簡單定義EMI 與 EMC 是什麼，再深入探討關鍵的EMI vs. EMC關係及其對專業 PCB 佈局的巨大影響。 什麼是 EMI？「雜訊」問題 電磁干擾（EMI）依定義是一種效應或現象：它是導致電子設備效能降低的不受歡迎電磁能量，也就是問題本身。這種「雜訊」可能干擾、降低或徹底損壞電子元件或系統，從翻轉記憶體位元到造成全系統停機。 從法規角度，EMI 定義為任何中斷、阻礙或降低電子設備有效效能的電磁擾動。它是電磁能量從干擾源傳遞到受害者的可量化、可測量結果，受馬克士威方程式支配。此「雜訊」並非抽象，而以特定單位量化：電場用伏特/米（V/m）、磁場用安培/米（......
PCB 佈線的原則與技巧是什麼？
印刷電路板（PCB）是電子設備中不可或缺的一部分，其性能與可靠度直接影響整個系統的運作。PCB 是 Printed Circuit Board 的縮寫，也稱為印刷線路板，是一種關鍵的電子元件，既是電子元件的支撐體，也是它們之間電氣連接的媒介。之所以稱為「印刷」電路板，是因為它採用電子印刷技術製作而成。 佈線是 PCB 設計中的關鍵步驟，決定了電路板的性能與穩定性。本文將探討 PCB 佈線的原理與實用技巧，幫助工程師在設計中獲得更好的成果。 PCB 佈線原理： 遵循電路圖： 佈線時應嚴格依照電路圖，確保連接正確，避免短路或斷路。電路中的每個元件在佈線時都應標註清楚，以便日後維護與除錯。 考量訊號流向： 佈線時需考慮訊號路徑，盡量縮短訊號走線，以減少訊號衰減與雜訊。對於高頻訊號，應注意阻抗匹配，避免訊號反射與失真。 分層佈線： 在多層 PCB 中，應依據電路功能分層佈線。例如，電源層與接地層應分開佈線以降低雜訊，不同訊號層也應隔離，防止互相干擾。 避免 90 度轉角：訊號走線在傳輸過程中應避免尖銳的 90 度轉角，因為這會增加訊號反射與雜訊，降低訊號品質。必要時可使用 45 度轉角或弧形走線過渡。 接......