SFP 핀 배치 해설: PCB 레이아웃과 설계 가이드

들어가며

SFP 모듈의 풋프린트를 잘못 선택하거나 회로도에서 핀 배치를 틀리면 광 링크가 처음부터 동작하지 않을 수 있습니다. 트랜시버가 초기화되지 않는 경우도 있습니다. 시험대에서는 링크가 잡히다가 트래픽이 늘자마자 비트 오류가 생기기도 합니다. 차동 쌍의 배선 오류나 제어 핀의 풀업 저항 누락이 그 원인일 수 있습니다.

SFP 커넥터는 20핀 에지 인터페이스 하나에 전원, 접지, 고속 데이터, 저속 제어 신호를 모아 놓았습니다. PCB 레이아웃 엔지니어는 어떤 핀에서 초당 기가비트 단위로 데이터를 전송하고, 어떤 핀에서 상태 플래그만 바뀌는지 구분해야 합니다. 두 신호의 배선 요건이 크게 다르기 때문입니다.

이 가이드는 SFP 커넥터의 각 핀을 살펴본 뒤, 트랜시버 회로도와 레이아웃을 설계할 때 필요한 임피던스 제어, 전원 무결성, 케이지 배치, 처음 설계할 때 흔히 겪는 실수를 다룹니다.

SFP 커넥터의 구조와 동작 원리

그림 1. 표면 실장용 M.2(NGFF) SSD 커넥터 소켓.

그림 2. 표면 실장용 단일 포트 SFP 금속 케이지.

SFP 커넥터는 소형 플러그형 트랜시버 모듈과 호스트 PCB를 연결하는 카드 에지 인터페이스입니다. 모듈을 기판에 납땜한 금속 케이지에 삽입하면, 모듈 에지의 접점이 호스트 PCB의 금도금 패드 20개에 맞닿습니다. 모듈 쪽에는 별도의 커넥터 부품이 필요하지 않습니다.

이 단순한 기구 인터페이스에는 전원과 접지 리턴 경로, 송신과 수신 차동 쌍, 두 선을 사용하는 I2C 버스, 여러 상태 및 제어 신호가 함께 들어 있습니다. 배선을 시작하기 전에 20개 핀의 역할을 정확히 확인하십시오.

SFP 커넥터의 종류와 파생 규격

SFP는 1 Gbps에서 4 Gbps까지의 폼 팩터로 시작했고 이후 제품군이 크게 늘었습니다. SFP+는 같은 20핀 풋프린트에서 10 Gbps를, SFP28은 25 Gbps를 지원합니다. 두 규격 모두 초기 SFP의 기구 배치와 핀 할당을 대체로 유지합니다. 이름이 비슷한 XFP는 자체 커넥터와 핀 배치를 쓰는 별도의 초기 10 Gbps 폼 팩터입니다.

SFP와 QSFP는 확장 방식이 다릅니다. QSFP는 모듈 하나에 레인 네 개를, QSFP-DD는 여덟 개를 넣어 40 Gbps, 100 Gbps 및 그 이상의 총 전송률을 지원하도록 설계되었습니다. 핀 수와 커넥터 형상은 SFP와 다르지만, 임피던스 제어, 디커플링, 기준면 연속성 같은 레이아웃 원칙은 그대로 적용됩니다. 대부분의 설계자는 이후 세대를 이해하는 바탕이 되는 20핀 SFP/SFP+ 풋프린트부터 익히는 편이 좋습니다.

SFP 핀 배치: 20핀 전체 참조표

그림 3. 핀 번호, 이름, 기능을 정리한 SFP 핀 배치표. 전원, 접지, 차동 쌍, I2C 제어 핀을 구분합니다.

다음 표는 SFP MSA에서 정의하는 표준 SFP 모듈 핀 배치입니다. 이 20핀 배열은 SFP+와 SFP28 모듈에도 이어집니다.

핀은 기능에 따라 네 그룹으로 나뉩니다. 20개 접점 중 상당수는 전원 핀 VccR과 VccT, 접지 핀 VeeR과 VeeT에 할당되어 있습니다. 그만큼 신호 배선뿐 아니라 인덕턴스가 낮은 리턴 경로를 확보하는 데도 비중을 둔 구성입니다. 송신용 TD+/TD-와 수신용 RD+/RD-가 기가비트 데이터를 전달하며, 커넥터에서 임피던스 제어 배선이 필요한 핀은 이 차동 쌍뿐입니다.

호스트는 I2C 인터페이스의 MOD_DEF2(SDA)와 MOD_DEF1(SCL)를 통해 모듈 식별용 EEPROM을 읽습니다. DOM을 지원하는 모듈에서는 온도, 전압, 광출력도 실시간으로 확인할 수 있습니다. 두 신호는 일반적인 저속 I2C 방식으로 배선하며 차동 정합이 필요하지 않습니다.

나머지 TX_DISABLE, TX_FAULT, MOD_ABS, LOS, Rate Select는 기본 SFP MSA에서 정의한 디지털 제어 및 상태 신호입니다. 호스트는 TX_DISABLE과 Rate Select를 모듈로 보내고, 모듈의 TX_FAULT, LOS, MOD_ABS 출력을 읽습니다. 초기 SFP MSA(INF-8074i)에서 7번 핀은 수신기 대역폭을 제어하는 Rate Select이고 9번 핀은 수신기 접지인 VeeR입니다. SFP+ MSA(SFF-8431)에서는 7번 핀이 수신 속도를 제어하는 RS0(Rate Select 0)으로 바뀌고 9번 핀이 송신 속도를 제어하는 RS1(Rate Select 1)으로 재할당됩니다. 기존 SFP 모듈에서는 9번 핀이 내부적으로 VeeR에 연결됩니다. 따라서 RS1을 사용하는 SFP+ 호스트는 기존 SFP 모듈을 삽입했을 때 손상되지 않도록 단락 보호를 갖춰야 합니다. 이들 신호는 표준 단일 종단 방식으로 배선하고, 모듈 제조사의 응용 자료에 따라 필요한 풀업 또는 풀다운을 적용하십시오.

SFP 커넥터 회로도 설계의 핵심

그림 4. VccR과 VccT의 디커플링, 제어 핀의 풀업·풀다운 저항, Tx와 Rx 차동 쌍의 교류 결합 커패시터를 포함한 기본 SFP 회로.

SFP 인터페이스에서 커넥터 외에 필요한 회로는 많지 않지만, 빠뜨리면 동작에 문제가 생길 수 있습니다. 먼저 VccR과 VeeR 사이에 0.1 μF 세라믹 커패시터를 연결하고, VccT와 VeeT 사이에도 같은 커패시터를 연결하십시오. 두 커패시터를 커넥터 핀에 최대한 가깝게 배치하면 트랜시버의 스위칭으로 인한 빠른 과도 전류를 흡수해 전원 핀의 전압을 안정적으로 유지할 수 있습니다.

설정 핀의 풀업·풀다운 저항값은 모듈 제조사의 권장값에 따르십시오. 모듈 내부의 TX_DISABLE에는 4.7 kΩ에서 10 kΩ 사이의 풀업 저항이 있어 기본 상태에서 송신기를 비활성화합니다. 호스트는 보통 외부 풀다운을 추가해 송신기를 활성화합니다. 전원을 켤 때 호스트 GPIO가 플로팅 상태라면, 내부 풀업은 핀이 명시적으로 로우로 구동될 때까지 TX_DISABLE을 하이로 유지해 송신기를 끈 상태로 둡니다. 전송률을 동적으로 전환하는 설계가 아니라면 RS0과 RS1은 보통 고정된 논리 레벨로 설정합니다. MOD_ABS는 모듈을 삽입하면 로우로 내려가 장착 상태를 알리므로, 호스트 쪽에 풀업이 필요합니다. 일반적으로 4.7 kΩ에서 10 kΩ 사이의 저항을 VccT 또는 VccR에 연결합니다.

TD+/TD-와 RD+/RD- 차동 쌍의 교류 결합 커패시터는 선택 사항입니다. 많은 SFP 모듈에 교류 결합 회로가 내장되어 있지만, 호스트 쪽에 100 nF 커패시터를 직렬로 추가하면 적은 비용으로 직류 오프셋 차이에 대비할 수 있습니다. 커패시터값을 아직 확정하지 않았다면 우선 0 Ω 저항을 실장해 두십시오. 그러면 기판을 다시 설계하지 않고도 나중에 부품을 바꿔 신호 무결성을 조정할 수 있습니다.

SFP 커넥터의 PCB 레이아웃 가이드

그림 5. SFP의 +3.3 V 전원 네트에 배치한 전원 필터용 인덕터와 디커플링 커패시터.

SFP 커넥터에는 저속 제어 신호도 있지만, 차동 쌍은 다른 멀티기가비트 인터페이스와 같은 고속 배선 원칙을 따릅니다. 커넥터를 기판 가장자리에 가깝게 배치해 배선 길이를 줄이고, 가능하면 고속 신호와 저속 신호를 서로 다른 층에 분리하십시오. 비아를 통해 층을 전환하는 위치와 구조도 설계 단계에서 정하십시오. SFP 케이지 아래의 리턴 전류 경로를 관리하는 일은 배선 형상을 정하는 것만큼 중요합니다.

차동 쌍의 임피던스 제어

TD+/TD-와 RD+/RD-는 각각 SFP 커넥터 패드부터 호스트의 SerDes 또는 PHY까지 차동 임피던스를 100 Ω으로 일정하게 유지해야 합니다. 실제 PCB 적층 구조의 동박 중량과 유전율을 2D 전자기장 해석 도구에 입력해 선폭과 차동 쌍 내부 간격을 먼저 계산하십시오.

목표 임피던스를 구현하기 쉬운지는 적층 구조에 따라 달라집니다. 외부층과 내부층의 배선은 기준면 환경이 다릅니다. 경로 중간에서 층을 바꾸면 전환부를 보정하지 않는 한 유효 임피던스가 달라집니다. 배선 밀도가 허용하는 한, 각 차동 쌍의 전체 경로를 같은 층에 유지하십시오.

비아로 층을 전환하는 구간도 문제가 자주 발생하는 지점입니다. 비아의 기생 커패시턴스는 국부적으로 임피던스를 낮춥니다. 비아 도금벽 주변의 안티패드를 넓히면 기생 커패시턴스를 줄여 전환부에서 목표 임피던스 100 Ω을 유지하는 데 도움이 됩니다. 배선에 사용한 전자기장 해석 도구에서 비아도 모델링하십시오. 제조사의 적층 파일에 있는 기본 안티패드 크기가 10G+ SFP+ 또는 SFP28 링크에도 적합한지 확인해야 합니다.

신호 배선과 리턴 전류 경로

고속 리턴 전류는 임피던스가 가장 낮은 경로를 따릅니다. 일반적으로 그 경로는 신호 배선 바로 아래의 기준면입니다. TD 또는 RD 차동 쌍 아래에 틈, 슬롯, 기준면 분할부가 있으면 리턴 전류가 우회합니다. 배선 자체는 멀쩡해 보여도 해당 지점에서 임피던스 불연속이 생깁니다.

커넥터 풋프린트부터 SerDes까지 모든 SFP 차동 쌍 아래에 끊기지 않는 기준면을 확보하십시오. 신호가 층을 바꿔야 한다면 신호 비아에서 보통 20~30 mil 이내에 접지 비아를 배치하십시오. 리턴 전류가 두 기준면 사이를 짧게 이동할 수 있어 비아 전환부의 방사를 줄일 수 있습니다. 커넥터의 접지 핀 주변에 스티칭 비아를 배치하면 기준면을 서로 연결해 전체 리턴 경로의 임피던스를 낮게 유지할 수 있습니다.

다층 기판의 고속 차동 쌍 배선과 리턴 경로 관리 원리는 고속 PCB 배선 기법 가이드에서 더 자세히 확인할 수 있습니다.

SFP 모듈의 전원 무결성

대부분의 SFP 및 SFP+ 광 트랜시버는 약 1~1.5 W를 소비하며, 일부 장거리 ZR 모듈은 2 W에 가깝습니다. 12 W 이상을 소비하기도 하는 QSFP-DD 같은 최신 폼 팩터에 비해 낮지만, 전원 공급이 불안정하면 모듈 내부의 레이저 바이어스 전류를 비롯한 동작에 문제가 생길 수 있습니다.

수 μF 용량의 벌크 디커플링은 비교적 느린 부하 과도 현상에 대응합니다. VccT와 VccR에서 수 mm 이내에 배치한 0.1 μF 커패시터는 빠른 스위칭 잡음을 줄입니다. 일부 설계에서는 주 3.3 V 전원과 SFP 전원 핀 사이에 커패시터 두 개와 그 사이의 인덕터 또는 페라이트 비드로 구성한 소형 파이 필터를 넣어 트랜시버 잡음이 기판의 다른 회로로 퍼지는 것을 줄입니다. 인덕턴스가 지나치게 크면 전원 분배망(PDN)에 공진 피크가 생겨 특정 주파수에서 잡음이 더 커질 수 있으므로, 필터의 임피던스 응답을 확인하십시오.

나머지 SFP 전원 설계는 일반적인 고속 디지털 전원 분배망 원칙을 따릅니다. 연속된 평면과 짧은 루프를 유지하고, 벌크부터 고주파까지 주파수 범위별로 디커플링 용량을 정하십시오. SFP의 여러 접지 핀은 리턴 전류가 전원으로 돌아갈 수 있는 짧은 경로를 여러 개 제공합니다. 접지면과 전원면 구성 방법은 PCB 접지면 및 전원면 설계 가이드에서 확인할 수 있습니다.

SFP 케이지 설계 시 고려 사항

SFP 케이지는 호스트 PCB의 커넥터를 둘러싸는 금속 외함입니다. 모듈을 밀어 넣을 때 가이드 레일 역할을 하며, 전원이 켜진 상태에서 교체할 때 전자파 간섭(EMI)을 억제하는 차폐 구조이기도 합니다. 케이지의 접지 탭은 기판에 납땜하며, 탭이 놓이는 위치에는 끊기지 않는 접지 동박을 확보하십시오.

케이지와 커넥터의 정렬은 중요합니다. 케이지 입구와 20핀 커넥터 패드가 조금만 어긋나도 접촉이 간헐적으로 끊기거나 모듈을 삽입할 때 더 큰 힘이 필요할 수 있습니다. 비슷한 부품의 외곽을 가져다 쓰기보다 케이지 제조사가 권장하는 PCB 풋프린트를 그대로 적용하십시오.

케이지의 금속 몸체는 장착 탭을 통해 모듈의 열을 빼내는 방열 경로이기도 합니다. 초기 SFP보다 발열이 큰 SFP+와 SFP28 설계에서는 이 경로가 더욱 중요합니다. 일부 소량 생산 또는 고정 설치 설계에서는 간단한 가이드 구조로 모듈을 지지하기도 합니다. 전원이 켜진 상태에서 교체해야 하는 포트에는 정식 케이지가 일반적인 선택입니다.

SFP 레이아웃에서 흔한 실수

SFP 인터페이스 문제의 상당수는 반복해서 나타나는 몇 가지 레이아웃 실수에서 비롯됩니다. 다음 항목은 설계 검토에서 확인할 수 있습니다.

기준면 분할부를 가로지르는 TD/RD 배선. 초기 전원 인가 시험을 통과한 SFP 커넥터에서 실제 트래픽이 흐를 때 신호 무결성 문제가 나타나는 흔한 원인입니다. 각 차동 쌍의 배선 경로와 기준면을 대조해 틈, 장착 홀, 분할 경계가 있는지 확인하십시오.

VccR 또는 VccT의 디커플링 누락. 모듈이 초기화된 뒤 트래픽 부하가 커지면 간헐적인 오류가 발생할 수 있습니다. 이때 커넥터 전원 핀 바로 옆에 디커플링 커패시터가 빠져 있거나 용량이 부족한지 확인하십시오.

TX_DISABLE의 적절한 풀다운 누락. 모듈 내부의 TX_DISABLE에는 4.7 kΩ에서 10 kΩ 사이의 풀업 저항이 있어 호스트가 핀을 로우로 구동할 때까지 송신기가 비활성 상태로 유지됩니다. 전원을 켤 때 의도한 상태를 유지해 줄 외부 풀다운이 없고 호스트 GPIO가 플로팅되면, 펌웨어가 명시적으로 활성화할 때까지 송신기가 꺼져 있거나 상태를 예측하기 어려울 수 있습니다.

TD+/TD- 또는 RD+/RD- 쌍 내부의 길이 불일치. 전송률이 높을수록 차동 쌍의 두 배선 사이에 작은 스큐만 생겨도 아이 다이어그램이 나빠집니다. 직선 구간뿐 아니라 비아와 커넥터 풋프린트를 지나는 구간까지 포함해 쌍 내부의 길이 차이를 줄이십시오.

SFP 핀 배치 관련 자주 묻는 질문

SFP 핀 배치 정리

SFP 핀 배치를 이해하는 것은 광 또는 구리 케이블용 트랜시버를 사용하는 PCB 레이아웃의 기본입니다. 20개 핀을 전원과 접지, TD/RD 차동 쌍, I2C 버스, 상태 및 제어 신호로 나누면 각 기능에 맞는 배선 규칙을 적용할 수 있습니다.

고속 차동 쌍은 100 Ω 차동 임피던스로 배선하고, 그 아래에 연속된 기준면을 유지하십시오. VccR과 VccT의 디커플링 커패시터는 핀 가까이에 두고 SFP 케이지를 접지에 안정적으로 연결하십시오. 이 조건을 지키면 SFP 인터페이스에서 흔히 발생하는 문제를 예방할 수 있습니다.

SFP28 이상의 전송률을 목표로 하거나 제작 전에 PCB 적층 구조와 커넥터 주변 배선을 다시 확인해야 한다면, 제이엘씨피씨비 PCB 레이아웃 서비스를 통해 변경하기 쉬운 단계에서 배선과 임피던스를 검토받을 수 있습니다.